電路設(shè)計(jì)步驟與方法精選(九篇)
前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的電路設(shè)計(jì)步驟與方法主題范文，僅供參考，歡迎閱讀并收藏。
第1篇：電路設(shè)計(jì)步驟與方法范文
【關(guān)鍵詞】數(shù)字電路;傳統(tǒng)方式;VHDL
1.引言
隨著計(jì)算機(jī)以及大規(guī)模集成電路應(yīng)用的普及，電子行業(yè)正在迅速的發(fā)展。目前采用小中規(guī)模的數(shù)字電路邏輯設(shè)計(jì)已經(jīng)不能滿足數(shù)字電子技術(shù)發(fā)展的需要。例如傳統(tǒng)的TTL電路或者COMS電路設(shè)計(jì)任務(wù)繁瑣，設(shè)計(jì)效率低，所以迫切的需要我們做出調(diào)整，適應(yīng)社會對數(shù)字電子技術(shù)發(fā)展的要求。伴隨著集成電子工藝的發(fā)展，新型的邏輯器件也應(yīng)運(yùn)而生，到目前為止，市場上的邏輯器件大致可分為三類：第一是標(biāo)準(zhǔn)的邏輯芯片如COMS/TTL等系列芯片;第二是微型計(jì)算機(jī)芯片和各種微處理器;第三種就是應(yīng)用規(guī)格芯片ASIC，其中ASIC芯片中就有我們接下來介紹的可編程邏輯器件（PLD）[1]。而使用可編程邏輯芯片就必須要求我們掌握編寫VHDL語言的技術(shù)。這種設(shè)計(jì)數(shù)字電路實(shí)驗(yàn)的方法大大克服了傳統(tǒng)數(shù)字電路設(shè)計(jì)出現(xiàn)的缺點(diǎn)，更加適應(yīng)現(xiàn)在社會的發(fā)展。
2.傳統(tǒng)數(shù)字電路設(shè)計(jì)優(yōu)缺點(diǎn)
傳統(tǒng)的數(shù)字電路設(shè)計(jì)過程大致經(jīng)過以下幾個(gè)步驟：一是分析問題畫出狀態(tài)轉(zhuǎn)換圖以及狀態(tài)轉(zhuǎn)換表，二是進(jìn)行狀態(tài)化簡，三是狀態(tài)編碼，四是寫出輸入方程、驅(qū)動方程以及輸出方程，五是畫出邏輯電路圖，經(jīng)過這一系列步驟之后，還要在電路板上焊接電路，或者在面包板上拼接電路。傳統(tǒng)的設(shè)計(jì)方法是數(shù)字電路設(shè)計(jì)的基礎(chǔ)，它的優(yōu)點(diǎn)是能夠反映了數(shù)字電路的基本工作原理，系統(tǒng)內(nèi)部構(gòu)成的各個(gè)細(xì)節(jié)也能夠很直觀的反映出來，各部分之間的聯(lián)系顯而易見。因此，通過對設(shè)計(jì)的原理圖的觀察我們可以驗(yàn)證系統(tǒng)的合理性，同時(shí)也奠定了數(shù)字電路設(shè)計(jì)的基礎(chǔ)。它的缺點(diǎn)是設(shè)計(jì)步驟復(fù)雜，在整個(gè)過程中需要用到大量的芯片和連線。而且傳統(tǒng)的方法出錯(cuò)率高而且不易修復(fù)，在焊接電路板的時(shí)候如果不注意就會導(dǎo)致接觸不良或者出現(xiàn)某個(gè)芯片損壞的情況，這就導(dǎo)致整個(gè)電路板都不起作用。
3.PLD器件芯片的出現(xiàn)
PLD又稱可編程邏輯器件，PLD芯片上的金屬引線和電路都是廠家做好的，但是器件的邏輯功能在出廠時(shí)是沒有確定的，用戶可以根據(jù)自己的需要合理的編程設(shè)計(jì)確定想要的功能。而編程用到的語言就是我們接下來要介紹的VHDL語言。目前PLD器件芯片具有微處理器靈活等優(yōu)點(diǎn)，芯片的引腳也從一開始的20多個(gè)引腳發(fā)展到現(xiàn)在的200引腳[2]?？删幊踢壿嬈骷某霈F(xiàn)從很大程度上使得數(shù)字電路設(shè)計(jì)發(fā)生了根本性變革。采用PLD設(shè)計(jì)電路不再是對電路板設(shè)計(jì)，而是對芯片設(shè)計(jì)，使之實(shí)現(xiàn)我們預(yù)想的功能。一般的PLD的集成度很高，可以滿足一般的數(shù)字系統(tǒng)的需要。設(shè)計(jì)人員只需要自己編程到一塊PLD上，而不用去供應(yīng)商那兒買特定功能的芯片。我們可以對芯片內(nèi)部的邏輯和外部的引腳進(jìn)行設(shè)計(jì)。這樣就克服了傳統(tǒng)方式中對電路板進(jìn)行焊接所花費(fèi)的大量時(shí)間，克服了工作量大，難以調(diào)試等缺點(diǎn)，用戶只需要編寫適當(dāng)合理的程序就可以實(shí)現(xiàn)預(yù)想的功能。如此大大簡化了設(shè)計(jì)步驟，更加適應(yīng)社會發(fā)展的需要。
4.VHDL簡介
VHDL語言是一種應(yīng)用于描述數(shù)字系統(tǒng)的功能、結(jié)構(gòu)和接口的語言。VHDL含有許多具有硬件特征的語句而且語言的描述也更類似于一般計(jì)算機(jī)的高級語言。在編程上簡單可行性高。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體。分成外部和內(nèi)部，在對一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，當(dāng)其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)也能夠直接調(diào)用這個(gè)實(shí)體。VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)是將設(shè)計(jì)實(shí)體分成內(nèi)外部分。VHDL語言之所以能夠成為標(biāo)準(zhǔn)化的硬件描述語言并且獲得廣泛應(yīng)用，正是因?yàn)樗旧砭哂衅渌布枋稣Z言不具有的優(yōu)點(diǎn)。歸納起來，VHDL語言主要具有以下優(yōu)點(diǎn)：
（1）VHDL語言設(shè)計(jì)多樣：VHDL語言結(jié)構(gòu)很強(qiáng)大，而且設(shè)計(jì)方法多樣，既支持層次化設(shè)計(jì)也支持模塊化設(shè)計(jì)，既可以采用自頂向下設(shè)計(jì)方式，也可以采用自底向上的設(shè)計(jì)方法。
（2）VHDL語言的設(shè)計(jì)是針對于芯片而并非器件，傳統(tǒng)的硬件拼接的方法針對的是器件，但是VHDL語言是直接對芯片而言的，在設(shè)計(jì)電路時(shí)，用戶可以不必考慮所選用的器件。設(shè)計(jì)者也可以不必考慮系統(tǒng)硬件結(jié)構(gòu)，而進(jìn)行獨(dú)立的設(shè)計(jì)。
（3）VHDL語言可移植性強(qiáng)，對于同一個(gè)硬件的VHDL語言來說，它可以從一個(gè)工作平臺移植到另一個(gè)工作平臺上。
（4）VHDL語言有非常豐富的庫函數(shù)和仿真語句，用戶可以隨時(shí)對系統(tǒng)進(jìn)行仿真。
由此可見傳統(tǒng)方式與應(yīng)用VHDL的區(qū)別有以下幾點(diǎn)：第一，傳統(tǒng)的方法采用自上至下的設(shè)計(jì)方式，而應(yīng)用VHDL語言則采用自下至上的設(shè)計(jì)方法;第二，傳統(tǒng)方式采用的是通用的邏輯元器件，系統(tǒng)硬件的后期進(jìn)行調(diào)試和仿真，而應(yīng)用VHDL語言采用的芯片則是PLD（可編程邏輯器件），系統(tǒng)的設(shè)計(jì)早期進(jìn)行調(diào)試與仿真;第三，傳統(tǒng)的設(shè)計(jì)方式主要采用電路原理圖的方式設(shè)計(jì)，而本文提出的設(shè)計(jì)方式主要則以VHDL語言描述為主，從而降低了硬件設(shè)計(jì)電路的難度。
5.VHDL語言結(jié)構(gòu)及語言設(shè)計(jì)步驟
VHDL語言結(jié)構(gòu)由library（庫）定義區(qū)，entity（實(shí)體）定義區(qū)，architecture（構(gòu)造體）定義區(qū)package（包集合）configuration（配置）組成，其中l(wèi)ibrary，entity和architecture也是一個(gè)VHDL語言所必有的。
VHDL語言設(shè)計(jì)步驟大致可以分為以下三步：第一，分析系統(tǒng)結(jié)構(gòu)并劃分模塊;第二，輸入VHDL語言的代碼，編寫程序，并且將其編譯，在此過程中如果有錯(cuò)誤要及時(shí)修正;第三，對編譯的后的VHDL文件進(jìn)行仿真。
6.VHDL舉例
下面介紹一個(gè)簡單分頻器的例子：
Library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity fenpin is
port（clk，clear：in std_logic;
q：out_std_logic）;
end fenpin;
architecture behave of fenpin is
signal m：interge range 0 to11
begin
p1：process（clear，clk）
begin
if clear =’0’then m<=’0’;
elsif “clk event and clk=’1’”then
if m=11 then m<=’0’;
else m<=m+1;
end if;
end if;
end process p1;
p2：process（m）
begin
if temp<6 then q<=’0’;
else q<=’1’;
end if;
end process p2;
end behave;
由例題可以看出，在設(shè)計(jì)分頻器是可以不用硬件搭連的方式，用VHDL語言進(jìn)行編程更簡單易行。
7.小結(jié)
本文針對目前傳統(tǒng)數(shù)字電路設(shè)計(jì)中存在的若干弊端，提出用VHDL語言編寫適當(dāng)合理程序來設(shè)計(jì)數(shù)字電路實(shí)驗(yàn)的方法，避免了硬件電路中若干繁瑣的問題，使得系統(tǒng)簡單明了，可維護(hù)性強(qiáng)，芯片也可以反復(fù)使用。傳統(tǒng)的硬件設(shè)計(jì)方法已不能滿足現(xiàn)代電子工業(yè)的發(fā)展，在數(shù)字電路的應(yīng)用中，VHDL語言必將會被廣泛的使用。
參考文獻(xiàn)
[1]張有志.可編程邏輯器件PLD原理與應(yīng)用[M].北京：中國鐵道出版社，1996：1-3，91
第2篇：電路設(shè)計(jì)步驟與方法范文
關(guān)鍵詞：仿真；課程設(shè)計(jì)；效果；效率
Comprehensive application for the simulation software in the course design and the measures for some problems
Xu Junyun
South China of agriculture university, Guangzhou, 441052, China
Abstract: Introduced a method for conducting students to apply the simulation software comprehensively to do course design about the power electronics system. Through analyzing the characteristics for two kinds of simulation softwares, guided students to use Matlab/Simulink to do power electronic main circuit design, and to use Orcad/Pspice to do the power electronic control circuit design, and give a useful measure for convergence problem in the simulation. The practices show that the comprehensive application of simulation softwares can effectively help students improve the effect and efficiency of the power electronics circuit design.
Key words: emulation; course design; effect; efficiency
高校實(shí)踐教學(xué)是一項(xiàng)需要不斷創(chuàng)新的工作，實(shí)踐課教師有必要探索新的實(shí)踐教學(xué)方法，改進(jìn)實(shí)踐教學(xué)效果。因此，筆者在本校電氣工程及其自動化專業(yè)的專業(yè)課―電力電子技術(shù)的實(shí)踐教學(xué)的指導(dǎo)方法上做了改進(jìn)，引導(dǎo)學(xué)生采用一種綜合應(yīng)用仿真軟件輔助電力電子電路課程設(shè)計(jì)的方法。
1 電力電子電路常用仿真軟件特點(diǎn)分析
目前在電力電子電路設(shè)計(jì)和分析上主要采用Matlab/Simulink和Orcad/Pspice這兩種仿真軟件。在Matlab/Simulink仿真平臺，電力電子器件模型使用的是簡化宏模型，它只要求元器件的外特性與實(shí)際元器件特性基本相符，而不考慮元器件的內(nèi)部細(xì)微結(jié)構(gòu)，屬于系統(tǒng)級模型。 Orcad/Pspice是不同于Matlab/Simulink的仿真平臺，它構(gòu)建的元器件模型除了要求元器件的外特性與實(shí)際元器件特性相符，還要考慮元器件內(nèi)部的細(xì)微結(jié)構(gòu)，相比Matlab/Simulink的宏模型更詳細(xì)，更復(fù)雜，是屬于器件級的模型，用Pspice仿真可以細(xì)致地反映元器件的工作情況。雖然Matlab/Simulink的電力電子器件模型較為簡單，但是它占用的系統(tǒng)資源較少，因而在仿真時(shí)出現(xiàn)不收斂的幾率相比Orcad/Pspice要少。鑒于此，可以考慮將這兩種仿真軟件有機(jī)結(jié)合起來，取長補(bǔ)短，以提高仿真的效率。
下面以一種基于TL494控制的開關(guān)電源的設(shè)計(jì)為例，介紹在電力電子技術(shù)課程設(shè)計(jì)實(shí)踐教學(xué)中建議學(xué)生采用的綜合性設(shè)計(jì)方法。
2 基于TL494控制的開關(guān)電源設(shè)計(jì)舉例
本示例要求設(shè)計(jì)出一種以TL494為控制器件的開關(guān)電源，電源電壓范圍為0～12 V。要求該開關(guān)電源性能可靠，紋波電壓小，控制精度高。
2.1 設(shè)計(jì)步驟1―主電路的原理電路設(shè)計(jì)
主電路的原理電路設(shè)計(jì)方案利用所學(xué)知識，學(xué)生容易確定。如本設(shè)計(jì)中的主電路可采用常規(guī)的非隔離式Buck電路，開關(guān)管采用P溝道MOSFET，驅(qū)動采用“圖騰柱”電路，輸出電壓反饋電路由一個(gè)比例運(yùn)放電路構(gòu)成(如圖1所示)。
圖1 主電路、驅(qū)動電路及電壓反饋原理電路
2.2 設(shè)計(jì)步驟2―控制電路原理電路設(shè)計(jì)
控制電路原理電路方案參照相關(guān)資料，并利用所學(xué)自動控制理論知識，學(xué)生也較容易確定。本部分要求以TL494作為控制芯片。
TL494控制原理電路(如圖2所示)，1和2腳前接上兩相同阻值的電阻，起到限流阻隔的作用，其中1腳接主電路輸出反饋電壓Vo，2腳接設(shè)定電壓Vset，當(dāng)改變Vset的值時(shí)，Vo和Vset經(jīng)誤差比較后控制PWM信號的輸出；3腳經(jīng)一個(gè)PI比例積分回路串上2腳，起到反饋的作用；4腳接地；5腳經(jīng)一個(gè)電容接地，6腳經(jīng)一個(gè)電阻接地，5，6腳共同構(gòu)成振蕩回路；8，11腳與12腳共同接工作電壓；13腳接地，使9，10腳以并聯(lián)工作方式輸出。
圖2 TL494控制原理電路
2.3 設(shè)計(jì)步驟3―開關(guān)電源系統(tǒng)仿真預(yù)設(shè)計(jì)
這個(gè)環(huán)節(jié)是整個(gè)設(shè)計(jì)的重點(diǎn)和難點(diǎn)。對學(xué)生而言，設(shè)計(jì)原理電路并不難，難的就在于如何確定原理電路中具體的元器件參數(shù)，在這方面學(xué)生缺乏經(jīng)驗(yàn)。
2.3.1 仿真軟件使用方案及問題對策
按常規(guī)設(shè)計(jì)方法，直接將Orcad/Pspice仿真軟件用于電力電子電路設(shè)計(jì)，對初學(xué)者特別是學(xué)生來說，往往困難較大。學(xué)生在使用該軟件的時(shí)候，很容易碰到仿真不收斂的問題，從而一籌莫展。
因此，在教學(xué)實(shí)踐中，引導(dǎo)學(xué)生首先利用Matlab中Simulink仿真平臺仿真快而不易出現(xiàn)收斂問題的優(yōu)勢進(jìn)行主電路的仿真設(shè)計(jì)，較高效地確定出主電路中的電感、電容和電阻的最佳參數(shù)值。然后再利用Orcad/Pspice仿真軟件進(jìn)行控制電路的仿真設(shè)計(jì)?？刂齐娐凡糠衷O(shè)計(jì)的難點(diǎn)在于PI參數(shù)的選擇，因此要引導(dǎo)學(xué)生采用Orcad/Pspice仿真軟件來進(jìn)行。因?yàn)镺rcad/Pspice是器件級仿真軟件，仿真精度高，輔助控制電路參數(shù)的確定最佳。
對Orcad/Pspice在電力電子電路整體仿真中容易遇到的收斂性問題，筆者通過和學(xué)生一起分析研究、查找資料，積累了一些解決問題的經(jīng)驗(yàn)。實(shí)踐表明，這些經(jīng)驗(yàn)對開關(guān)電源系統(tǒng)電路的仿真設(shè)計(jì)是有用的。下面給出一個(gè)對此問題有用的對策。
在用Orcad/Pspice進(jìn)行仿真調(diào)試的時(shí)候，經(jīng)常出現(xiàn)ERROR -- Convergence problem in transient analysis at Time =？ Time step =？, minimum allowable step size =？這個(gè)問題。一個(gè)有效的解決方法就是修改參數(shù)。系統(tǒng)默認(rèn)參數(shù)及參數(shù)修改的方法如圖3和圖4所示。
圖3 PSpice系統(tǒng)默認(rèn)參數(shù)
圖4 參數(shù)修改圖
2.3.2 系統(tǒng)仿真輸出波形圖示例
通過對不同參數(shù)條件下仿真結(jié)果的比較，按照開關(guān)電源紋波電壓小，控制精度高等要求可確定原理電路參數(shù)。下面是利用仿真平臺方便的參數(shù)比較功能得出的主電路最佳仿真輸出波形圖及控制電路采用最佳PI參數(shù)值時(shí)系統(tǒng)的輸出電壓仿真波形(如圖5，圖6所示)。
圖5 主電路負(fù)載電壓仿真輸出波形(Simulink)
圖6 總電路負(fù)載電壓仿真輸出波形3(Pspice)
圖5是在開環(huán)狀態(tài)下選擇出的相對最優(yōu)電感、電容和電阻參數(shù)值下的負(fù)載電壓波形；圖6是在控制電路選用相對最優(yōu)比例系數(shù)和積分電容參數(shù)時(shí)的負(fù)載電壓波形。
2.4 設(shè)計(jì)步驟4―實(shí)際開關(guān)電源系統(tǒng)測試
依據(jù)仿真預(yù)定元器件參數(shù)構(gòu)建出具體的電路。在實(shí)驗(yàn)室調(diào)試中，要求學(xué)生利用示波器等檢測儀器分析電路中的問題，幫助進(jìn)一步確定最佳元器件參數(shù)。下面是對系統(tǒng)進(jìn)行實(shí)際測試的一些數(shù)據(jù)(見表1，表2)。
表1 輸入設(shè)定電壓和輸出實(shí)際電壓
表2 輸入設(shè)定電壓和輸出實(shí)際電壓
實(shí)驗(yàn)測試結(jié)果表明：本電路系統(tǒng)可以穩(wěn)定地輸出0～12 V的直流電壓。
實(shí)踐表明，引導(dǎo)學(xué)生將不同仿真軟件綜合應(yīng)用于電力電子電路的設(shè)計(jì)，不僅能有效地幫助學(xué)生提高電路設(shè)計(jì)的效率，而且對開拓學(xué)生思維，培養(yǎng)學(xué)生的創(chuàng)新能力也是有益的。
參考文獻(xiàn)
[1] 許俊云.實(shí)驗(yàn)設(shè)備的改進(jìn)與使用[J].實(shí)驗(yàn)室研究與探索,2010,8:337-339.
第3篇：電路設(shè)計(jì)步驟與方法范文
關(guān)鍵詞：直流穩(wěn)壓電源；電路設(shè)計(jì)；工作原理
1 電路設(shè)計(jì)背景和目的
通過多年的教學(xué)經(jīng)驗(yàn)和對中職院校的學(xué)生進(jìn)行的調(diào)研情況來看，中職院校的學(xué)生普遍文化基礎(chǔ)薄弱，對文化課、理論課不感興趣，但是大部分中職學(xué)生對實(shí)訓(xùn)課程感興趣，喜歡動手操作，能夠嘗試動手去做一些實(shí)驗(yàn)，有的甚至能獨(dú)立完成一些電子產(chǎn)品的安裝與調(diào)試。例如，簡單的門鈴電路，流水燈電路等。因此，針對中職院校學(xué)生的實(shí)際情況，結(jié)合我學(xué)院電氣工程系的學(xué)生學(xué)習(xí)情況，今年，我系領(lǐng)導(dǎo)決定對學(xué)生的課程安排進(jìn)行了大膽改革，去掉純粹的理論課，所有專業(yè)課程都變?yōu)橐惑w化課程，讓學(xué)生通過動手操作掌握理論知識，真正做到在做中學(xué)，在學(xué)中做，在這樣的背景下，我嘗試了將所擔(dān)任學(xué)科《電子技術(shù)基礎(chǔ)》這門理論課程融入到《電子電路的安裝與調(diào)試》這門實(shí)訓(xùn)課程中去，變理論課實(shí)訓(xùn)課程為一體化課程。依托這樣的改革前提，我嘗試對直流穩(wěn)壓電源的電路進(jìn)行了以下設(shè)計(jì)，目的就是為了更好的適應(yīng)電氣工程系的改革實(shí)踐，同時(shí)也能夠使學(xué)生在實(shí)際動手操作過程中深刻理解相應(yīng)的電子專業(yè)理論知識，能夠培養(yǎng)學(xué)生掌握理論知識的能力，激發(fā)學(xué)生熱愛電子專業(yè)的熱情，提高了學(xué)生學(xué)習(xí)的積極性，最重要的是讓學(xué)生學(xué)會了技能，一技在手，更好地走上工作崗位，盡快地適應(yīng)社會。
2 電路設(shè)計(jì)實(shí)驗(yàn)設(shè)備及器件
所謂巧婦難為無米之炊，電路設(shè)計(jì)同樣需要必要的實(shí)驗(yàn)設(shè)施和工具，而實(shí)驗(yàn)條件的好壞和選擇工具的正確與否是設(shè)計(jì)的關(guān)鍵和前提。下面我來具體闡釋我的設(shè)計(jì)思路中所需要的實(shí)驗(yàn)條件、實(shí)驗(yàn)工具和必要的原材料：
2.1 電路所需實(shí)驗(yàn)設(shè)施和工具
本次設(shè)計(jì)的完成需要在專業(yè)的電子試驗(yàn)臺上進(jìn)行，需要的工具如下：示波器、萬用表、變壓器（12v）、電烙鐵、鉗子和鑷子等，另外需要必要的焊錫和連接線。
2.2 電路所需元器件清單
元器件清單如下：
1A二極管IN4007，V1、V2、V3、V4，4只；發(fā)光二極管V5，1只；熔斷絲FU 參數(shù)為1A1只；100uF 50 V電容C1，1只；10uF25V電容C2，1只；500uF 16V電容C3，1只；2200uF電容C4，1只；開關(guān)SW，1只；2.7KΩ電阻R1，1只；190Ω電阻R2，1只；280Ω電阻R3，1只；1KΩ電位器R4，1只；三端集成穩(wěn)器CW7812 U（可調(diào)范圍1.25V～12V），一只；可調(diào)電阻RW，1只。
3 電路設(shè)計(jì)思路
直流穩(wěn)壓電源又稱為直流穩(wěn)壓器，其作用就是將交流電轉(zhuǎn)化成相應(yīng)用電器所需要的穩(wěn)定電壓的直流電。其關(guān)鍵是輸出直流電壓的穩(wěn)定性，所以我們設(shè)計(jì)電路的著眼點(diǎn)就是電路轉(zhuǎn)化的穩(wěn)定性。
3.1 直流穩(wěn)壓電源的工作原理
直流穩(wěn)壓電源一般由電源變壓器、整流電路、濾波電路、穩(wěn)壓電路組成，其組成框圖如圖1：
直流穩(wěn)壓電源各部分的作用
（1）電源變壓器：主要是降壓器，用于把220V的交流電轉(zhuǎn)換成整流電路所需要的交流電壓Ui。（2）整流電路：利用整流二極管單向?qū)щ娦?，把交流電U2轉(zhuǎn)變?yōu)槊}動的直流電。（3）濾波電路：利用濾波電容將脈動直流電中的交流電壓成分過濾掉，濾波電路主要有橋式整流電容濾波電路和全波整流濾波電感濾波電路。（4）穩(wěn)壓電路：利用穩(wěn)壓管兩端的電壓稍有變化，會引起其電流有較大變化這一特點(diǎn)，通過調(diào)節(jié)與穩(wěn)壓管串聯(lián)的限流電阻上的壓降來達(dá)到穩(wěn)定輸出電壓的目的，用于將不穩(wěn)定的直流電壓轉(zhuǎn)換成較穩(wěn)定的直流電壓。
3.2 直流穩(wěn)壓電源的設(shè)計(jì)方法
直流穩(wěn)壓電源的設(shè)計(jì)，是根據(jù)其輸出電壓UO、輸出電流IO等性能指標(biāo)的要求，確定出變壓器、集成穩(wěn)壓器、整流二極管和濾波電路中所用元器件的相關(guān)性能參數(shù)，選擇出這些元器件。
具體設(shè)計(jì)方法分為三個(gè)步驟：第一步：根據(jù)直流穩(wěn)壓電源的輸出電壓UO、最大輸出電流IOMAX，確定出穩(wěn)壓器的型號及電路形式。第二步：根據(jù)穩(wěn)壓器的輸入電壓Ui，確定出電源變壓器二次側(cè)電壓U2；根據(jù)穩(wěn)壓電源的最大輸出電流IOMAX，確定出流過電源變壓器二次線圈的電流I2和電源變壓器二次線圈的功率P2；再根據(jù)P2，確定出電源變壓器一次線圈的功率P1。然后根據(jù)所確定的參數(shù)，選擇合適的電源變壓器，一般為12v。第三步：確定整流二極管的正向平均電流ID、整流二極管的最大反向電壓URM和濾波電容的容量值以及耐壓值。根據(jù)所確定的參數(shù)，選擇合適的整流二極管和濾波電容。
4 電路設(shè)計(jì)步驟
電路設(shè)計(jì)思路想出后，考慮實(shí)際電路具體設(shè)計(jì)步驟，完整的設(shè)計(jì)步驟是整個(gè)電路的核心部分，因此在設(shè)計(jì)過程中實(shí)際設(shè)計(jì)步驟顯得尤為重要，具體步驟為以下幾步：
4.1 電路圖設(shè)計(jì)方法
電路圖設(shè)計(jì)使用PCB制圖軟件制作
4.2 電路原理圖的設(shè)計(jì)
電路原理設(shè)計(jì)使用Protel2000制圖軟件設(shè)計(jì)電路原理圖如圖2。
4.3 直流穩(wěn)壓電源實(shí)物設(shè)計(jì)
如圖3所示安裝直流穩(wěn)壓電源電路的前半部分整流濾波電路，然后從穩(wěn)壓器的輸入端加入直流電壓UI？燮12V，調(diào)節(jié)RW，如果輸出電壓也跟著發(fā)生變化，說明穩(wěn)壓電路工作正常。用萬用表測量整流二極管的正、反向電阻，正確判斷出二極管的極性后，先在變壓器的二次測線圈接上額定電流為1A的保險(xiǎn)絲，然后安裝整流濾波電路。安裝時(shí)要注意，二極管和電解電容的極性不能接反。經(jīng)檢查無誤后，才將電源變壓器與整流濾波電路連接，通電后，用示波器或萬用表檢查整流后輸出電壓UI的極性，若UI的極性為正，則說明整流電路連接正確，然后斷開電源，將整流濾波電路與穩(wěn)壓電路連接起來。然后接通電源，調(diào)節(jié)RW的值，如果輸出電壓滿足設(shè)計(jì)指標(biāo)，說明穩(wěn)壓電源中各級電路都能正常工作。
5 電路設(shè)計(jì)總結(jié)
通過論述直流穩(wěn)壓電源電路的設(shè)計(jì)過程，強(qiáng)化了本人所教學(xué)科《電子技術(shù)基礎(chǔ)》中模擬電路部分知識和《電子電路的安裝與調(diào)試》實(shí)驗(yàn)部分知識。所設(shè)計(jì)的直流穩(wěn)壓電源電路，廣泛運(yùn)用于生活中，例如手機(jī)的充電電源、冰箱的穩(wěn)壓電源等。同時(shí)，也通過查閱參考書，網(wǎng)上資料等拓寬了自己專業(yè)方面的知識面。論述過程中，通過邊教學(xué)邊調(diào)研邊實(shí)踐的方式使本人對直流穩(wěn)壓電源電路設(shè)計(jì)過程有了一些新的認(rèn)識，特別是強(qiáng)化了自己的教學(xué)能力，增強(qiáng)了所教專業(yè)學(xué)生掌握理論知識的能力，提高了其動手操作的能力。通過一段時(shí)間的教學(xué)效果來看，我所教授專業(yè)的學(xué)生對學(xué)院的此種教學(xué)改革適應(yīng)快，容易接受，對教師所設(shè)計(jì)的教學(xué)模塊感興趣，并且激發(fā)了繼續(xù)探究這一教學(xué)模塊的動力，這也充分證明了學(xué)院提出的此種教學(xué)改革是可行的。
參考文獻(xiàn)
[1]郭S.電子技術(shù)基礎(chǔ)（第四版）[M].北京：中國勞動社會保障出版社.
[2]王建.維修電工技能訓(xùn)練（第四版）[M].北京：中國勞動社會保障出版社.
第4篇：電路設(shè)計(jì)步驟與方法范文
關(guān)鍵詞：EDA技術(shù)；電子技術(shù)；應(yīng)用研究
1引言
電子技術(shù)是電子信息類專業(yè)課程之一，通常包括數(shù)電、模電和高配電三個(gè)部分。電子技術(shù)的學(xué)習(xí)對相關(guān)專業(yè)的學(xué)生是非常重要的，將直接影響到學(xué)生的專業(yè)技術(shù)水平和實(shí)踐能力，應(yīng)該引起教師和學(xué)生的重視。
2傳統(tǒng)電子技術(shù)教學(xué)的弊端
傳統(tǒng)電子技術(shù)課程在實(shí)際教學(xué)過程中存在諸多弊端。例如：電子技術(shù)教材已無法適應(yīng)當(dāng)前快速發(fā)展的電子技術(shù)，不能與最新技術(shù)接軌，如果繼續(xù)采用傳統(tǒng)教材和培養(yǎng)模式，將對教學(xué)質(zhì)量和學(xué)生實(shí)踐能力產(chǎn)生重要影響；滿足學(xué)生實(shí)際訓(xùn)練需求的輔助設(shè)備存在不足，導(dǎo)致學(xué)生進(jìn)行的實(shí)驗(yàn)多是基于“電路模塊化”的設(shè)計(jì)項(xiàng)目，而傳統(tǒng)電路所使用的設(shè)計(jì)方法無法適應(yīng)現(xiàn)代化的大型項(xiàng)目的設(shè)計(jì)需求；傳統(tǒng)電子技術(shù)教學(xué)中，內(nèi)容抽象，實(shí)踐不足，缺乏創(chuàng)新設(shè)計(jì)方面的教學(xué)課程。
3EDA技術(shù)的含義和EDA技術(shù)課程特征
EDA，是ElectronicsDesignAutomation的縮寫，意為電子設(shè)計(jì)自動化，是基于計(jì)算機(jī)輔助設(shè)計(jì)、輔助制造、輔助測試、輔助工程的概念發(fā)展而來的。EDA技術(shù)也被稱為電子設(shè)計(jì)機(jī)動化技術(shù)，是在計(jì)算機(jī)為載體的EDA軟件平臺上，融合應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)和智能化技術(shù)，采用硬件描述語言進(jìn)行設(shè)計(jì)，計(jì)算機(jī)將自動完成設(shè)計(jì)語言邏輯編譯、化簡、分割、布局、仿真等步驟。
4EDA技術(shù)在電子技術(shù)中的設(shè)計(jì)流程
就EDA技術(shù)電子技術(shù)流程而言，主要可劃分為系統(tǒng)劃分、圖形或者VHDL輸入、代碼級功能仿真、適配前時(shí)序仿真及AS1C實(shí)現(xiàn)等。
5EDA技術(shù)在電子技術(shù)中的實(shí)踐運(yùn)用
5.1運(yùn)用仿真軟件代替硬件
隨著EDA技術(shù)的發(fā)展，越來越多的仿真軟件開始出現(xiàn)，并逐步運(yùn)用到實(shí)際的電路設(shè)計(jì)中，例如，SPICE/PSPICE，KELI，WEB，ANSMS，SIMULINK等。通過這些仿真軟件，可以構(gòu)建兼具科學(xué)化與規(guī)?；膶?shí)驗(yàn)、實(shí)習(xí)平臺，而在這些實(shí)驗(yàn)平臺上，電路仿真實(shí)驗(yàn)、交直流分析、影響頻率監(jiān)測、電路參數(shù)掃描分析等實(shí)驗(yàn)均可以進(jìn)行。以仿真軟件代替硬件的形式有效彌補(bǔ)了電路設(shè)計(jì)實(shí)訓(xùn)中設(shè)備不足的問題。EDA技術(shù)運(yùn)用到電子技術(shù)中，以科學(xué)化、現(xiàn)代化的教學(xué)手段，降低了實(shí)訓(xùn)過程對硬件設(shè)施的依賴性，使得學(xué)生在實(shí)訓(xùn)過程中不再受到實(shí)驗(yàn)設(shè)備不足及教學(xué)硬件缺乏的影響。
5.2將硬件設(shè)計(jì)轉(zhuǎn)化為軟件設(shè)計(jì)
EDA技術(shù)在電子技術(shù)中的運(yùn)用，降低了實(shí)訓(xùn)過程對硬件設(shè)施的依賴性，學(xué)生可以轉(zhuǎn)化設(shè)計(jì)思路和載體，直接在EDA技術(shù)所搭建的軟件平臺上，進(jìn)行電子產(chǎn)品設(shè)計(jì)。例如，Layout、PowerPCB等。通過EDA軟件將硬件設(shè)計(jì)轉(zhuǎn)化為軟件設(shè)計(jì)，不僅提高了學(xué)生的電子技術(shù)中的綜合技能水平，而且極大程度上調(diào)動學(xué)生的學(xué)習(xí)積極性。
5.3驗(yàn)證設(shè)計(jì)實(shí)驗(yàn)和電路設(shè)計(jì)方案的正確性
在EDA技術(shù)平臺中，計(jì)算機(jī)可自動完成編譯、分析、仿真、優(yōu)化等步驟。因此，利用EDA技術(shù)時(shí)，可采用系統(tǒng)仿真和結(jié)構(gòu)模擬方法，在確保系統(tǒng)各環(huán)節(jié)的子項(xiàng)目和子模塊能夠運(yùn)轉(zhuǎn)的情況下，對設(shè)計(jì)實(shí)驗(yàn)和電路設(shè)計(jì)方案的準(zhǔn)確性和可行性進(jìn)行驗(yàn)證。仿真完成后，對各個(gè)子電路的結(jié)構(gòu)進(jìn)行檢測和分析，獲取必要的技術(shù)參數(shù)，并以此為依據(jù)判斷電路設(shè)計(jì)是否科學(xué)合理，各項(xiàng)性能指標(biāo)是否可靠有效。EDA技術(shù)中的系統(tǒng)仿真和量化分析，在有效提高電子技術(shù)設(shè)計(jì)水平和相對應(yīng)的電子產(chǎn)品質(zhì)量方面具有積極影響，對于整個(gè)電子產(chǎn)品行業(yè)的發(fā)展也具有重要作用。
5.4優(yōu)化所設(shè)計(jì)電路的特性
在EDA技術(shù)條件下，借助其自身所具有的溫度分析、統(tǒng)計(jì)分析功能，能夠有效分析出電路在各種不同條件下所具有的特征，從而確定電子元器件的最佳技術(shù)參數(shù)、系統(tǒng)穩(wěn)定程度以及合適的電路結(jié)構(gòu)，以全面優(yōu)化電路設(shè)計(jì)。
5.5科學(xué)模擬測試電路特性
由于受到測試方法、儀表精度等因素的限制，在電路設(shè)計(jì)過程中，進(jìn)行大量數(shù)據(jù)測試和特性分析時(shí)，會出現(xiàn)較大的誤差，并給電子產(chǎn)品制作和產(chǎn)品質(zhì)量帶來一些問題。而在EDA技術(shù)條件下，模擬測試的工作量將大幅下降，大部分測試工作將直接由計(jì)算機(jī)自動完成，既減輕了測試的工作量，又提高了測試的精確性，從而實(shí)現(xiàn)全方位、全功能測試。
5.6EDA技術(shù)條件下，可多人同時(shí)操作
在EDA技術(shù)條件下進(jìn)行電路框架構(gòu)建和設(shè)計(jì)，能夠保證設(shè)計(jì)方案的整體性和合理性。當(dāng)設(shè)計(jì)過程中任意子環(huán)節(jié)或子模塊出現(xiàn)問題時(shí)，設(shè)計(jì)人員都能夠從問題自身開始逐步解決。基于這一優(yōu)勢，電子系統(tǒng)的設(shè)計(jì)和開發(fā)可由多人同時(shí)進(jìn)行。在電子設(shè)計(jì)類競賽培訓(xùn)時(shí)，在電子產(chǎn)品設(shè)計(jì)制作過程中運(yùn)用EDA技術(shù)，能夠?yàn)閳F(tuán)隊(duì)設(shè)計(jì)奠定良好的技術(shù)基礎(chǔ)。
5.7降低設(shè)備損耗和實(shí)訓(xùn)成本
傳統(tǒng)教學(xué)中的實(shí)驗(yàn)或設(shè)計(jì)課程中，檢查試驗(yàn)箱和面包板鏈接插件是否松動、檢查數(shù)據(jù)處理器是否存在灼燒、焊接設(shè)備、連接電路、調(diào)試電路等步驟都需要學(xué)生花費(fèi)大量的時(shí)間去操作。而在EDA技術(shù)條件下，學(xué)生可以在實(shí)驗(yàn)正式開始前，依照實(shí)驗(yàn)設(shè)計(jì)方案和步驟進(jìn)行仿真測試，減少了大量繁瑣的步驟。既節(jié)省了大量實(shí)訓(xùn)時(shí)間，又有效降低實(shí)驗(yàn)設(shè)備的耗材和損耗；既節(jié)約實(shí)訓(xùn)成本，又提高實(shí)訓(xùn)效率。
6結(jié)束語
在實(shí)訓(xùn)過程中，采用以軟件替代硬件的方式進(jìn)行設(shè)計(jì)結(jié)構(gòu)搭建、仿真調(diào)試和產(chǎn)品制作，既提高學(xué)生的開發(fā)能力和創(chuàng)新能力，又極大的降低了設(shè)備損害和培訓(xùn)成本，實(shí)訓(xùn)內(nèi)容、學(xué)生創(chuàng)新思維、設(shè)計(jì)能力都將得到進(jìn)一步的豐富和提高，電子技術(shù)也將得到進(jìn)一步發(fā)展。
參考文獻(xiàn)
第5篇：電路設(shè)計(jì)步驟與方法范文
關(guān)鍵詞： 電子技術(shù)課程設(shè)計(jì) 教學(xué)設(shè)計(jì) 教學(xué)過程
電子技術(shù)課程設(shè)計(jì)是在電子技術(shù)實(shí)驗(yàn)的基礎(chǔ)上進(jìn)行的綜合性的實(shí)驗(yàn)訓(xùn)練，是電子技術(shù)課程的實(shí)踐性教學(xué)環(huán)節(jié)，是對電子類和其他相近專業(yè)學(xué)生進(jìn)行綜合能力培養(yǎng)的實(shí)踐課程，對于全面、系統(tǒng)、深入地理解與掌握電子系統(tǒng)的知識、設(shè)計(jì)方法具有重要的教學(xué)意義。
1.電子技術(shù)課程設(shè)計(jì)的重點(diǎn)與要求
本課程的重點(diǎn)是電路設(shè)計(jì)，內(nèi)容側(cè)重綜合應(yīng)用所學(xué)知識，設(shè)計(jì)制作較為復(fù)雜的功能電路或小型電子系統(tǒng)。一般給出實(shí)驗(yàn)任務(wù)和設(shè)計(jì)要求，通過電路方案設(shè)計(jì)、電路設(shè)計(jì)、電路安裝調(diào)試和指標(biāo)測試、撰寫實(shí)驗(yàn)報(bào)告等過程，培養(yǎng)學(xué)生綜合運(yùn)用所學(xué)知識解決實(shí)際問題的能力，提高電路設(shè)計(jì)水平和實(shí)驗(yàn)技能。在實(shí)踐中著重培養(yǎng)學(xué)生系統(tǒng)設(shè)計(jì)的綜合分析問題和解決問題的能力，培養(yǎng)學(xué)生創(chuàng)新實(shí)踐的能力。
電子技術(shù)課程設(shè)計(jì)一般要求學(xué)生根據(jù)題目要求，通過查閱資料、調(diào)查研究等，獨(dú)立完成方案設(shè)計(jì)、元器件選擇、電路設(shè)計(jì)、仿真分析、電路的安裝調(diào)試及指標(biāo)測試，并獨(dú)立寫出嚴(yán)謹(jǐn)?shù)摹⑽睦硗樀膶?shí)驗(yàn)報(bào)告。
具體地說，學(xué)生通過課程設(shè)計(jì)教學(xué)實(shí)踐，應(yīng)達(dá)到以下基本要求：建立電子系統(tǒng)的概念，綜合運(yùn)用電子技術(shù)課程中所學(xué)習(xí)到的理論知識完成一個(gè)電子系統(tǒng)的設(shè)計(jì)；掌握電子系統(tǒng)設(shè)計(jì)的基本方法，了解電子系統(tǒng)設(shè)計(jì)中的關(guān)鍵技術(shù)；進(jìn)一步熟悉常用電子器件的類型和特性，掌握合理選用器件的原則；掌握查閱有關(guān)資料和使用器件手冊的基本方法；掌握用電子設(shè)計(jì)自動化軟件設(shè)計(jì)與仿真電路系統(tǒng)的基本方法；進(jìn)一步熟悉電子儀器的正確使用方法；學(xué)會撰寫課程設(shè)計(jì)總結(jié)報(bào)告；培養(yǎng)嚴(yán)肅認(rèn)真的工作作風(fēng)和嚴(yán)謹(jǐn)?shù)目茖W(xué)態(tài)度。
2.電子技術(shù)課程設(shè)計(jì)的教學(xué)過程
電子技術(shù)課程設(shè)計(jì)是在教師指導(dǎo)下，學(xué)生獨(dú)立完成課題，達(dá)到對學(xué)生理論與實(shí)踐相結(jié)合的綜合性訓(xùn)練，要求本課程設(shè)計(jì)涵蓋模擬電路知識和數(shù)字電路知識，因此課程設(shè)計(jì)的選題要求包含數(shù)字電子技術(shù)和模擬電子技術(shù)。
教學(xué)環(huán)節(jié)可以分為以下四個(gè)部分。
2.1課堂講授。
課程設(shè)計(jì)開始前，需要確定指導(dǎo)老師。由指導(dǎo)老師通過兩學(xué)時(shí)的教學(xué)，明確課程設(shè)計(jì)的要求，主要內(nèi)容包括課程介紹、教學(xué)安排、成績評定方法等。
在課堂教學(xué)環(huán)節(jié)中，指導(dǎo)老師介紹課題的基本情況與要求，要求學(xué)生從多個(gè)課題中選擇一個(gè)。
2.2設(shè)計(jì)與調(diào)試環(huán)節(jié)。
2.2.1前期準(zhǔn)備、方案及電路設(shè)計(jì)。
前期準(zhǔn)備包括選擇題目、查找資料、確定方案、電路設(shè)計(jì)、電路仿真等。在確定方案時(shí)要求學(xué)生認(rèn)真閱讀教材，根據(jù)技術(shù)指標(biāo)，進(jìn)行方案分析、論證和計(jì)算，獨(dú)立完成設(shè)計(jì)。設(shè)計(jì)工作內(nèi)容如下：題目分析、系統(tǒng)結(jié)構(gòu)設(shè)計(jì)、具體電路設(shè)計(jì)。
學(xué)生根據(jù)所選課題的任務(wù)、要求和條件進(jìn)行總體方案的設(shè)計(jì)，通過論證與選擇，確定總體方案。此后是對方案中單元電路進(jìn)行選擇和設(shè)計(jì)計(jì)算，稱為預(yù)設(shè)計(jì)階段，包括元器件的選用和電路參數(shù)的計(jì)算。最后畫出總體電路圖（原理圖和布線圖），此階段約占課程設(shè)計(jì)總學(xué)時(shí)的30％。
2.2.2在實(shí)驗(yàn)室進(jìn)行電路安裝、調(diào)試，指標(biāo)測試等。
在安裝與調(diào)試這個(gè)階段，要求學(xué)生運(yùn)用所學(xué)的知識進(jìn)行安裝和調(diào)試，達(dá)到任務(wù)書的各項(xiàng)技術(shù)指標(biāo)。
預(yù)設(shè)計(jì)經(jīng)指導(dǎo)教師審查通過后，學(xué)生即可購買所需元器件等材料，并在實(shí)驗(yàn)箱上或試驗(yàn)板上組裝電路。運(yùn)用測試儀表調(diào)試電路、排除電路故障、調(diào)整元器件、修改電路（并制作相應(yīng)電路板），使之達(dá)到設(shè)計(jì)指標(biāo)要求。此階段往往是課程設(shè)計(jì)的重點(diǎn)與難點(diǎn)，所需時(shí)間約占總學(xué)時(shí)的50％。
2.3撰寫總結(jié)報(bào)告，總結(jié)交流與討論。
撰寫課程設(shè)計(jì)的總結(jié)報(bào)告是對學(xué)生寫科學(xué)論文和科研總結(jié)報(bào)告能力的訓(xùn)練。學(xué)生寫報(bào)告，不僅要對設(shè)計(jì)、組裝、調(diào)試的內(nèi)容進(jìn)行全面總結(jié)，而且要把實(shí)踐內(nèi)容上升到理論高度?？偨Y(jié)報(bào)告應(yīng)包括以下方面：系統(tǒng)任務(wù)與分析、方案選擇與可行性論證、單元電路的設(shè)計(jì)、參數(shù)計(jì)算及元器件選擇、元件清單和參考資料目錄。除此之外，還應(yīng)對以下幾部分進(jìn)行說明：設(shè)計(jì)進(jìn)程記錄，設(shè)計(jì)方案說明、比較，實(shí)際電路圖，功能與指標(biāo)測試結(jié)果，存在的問題及改進(jìn)意見，等等。
總結(jié)報(bào)告具體內(nèi)容如下：課題名稱、內(nèi)容摘要、設(shè)計(jì)內(nèi)容及要求、比較和選擇設(shè)計(jì)的系統(tǒng)方案、畫出系統(tǒng)框圖、單元電路設(shè)計(jì)、參數(shù)計(jì)算和器件選擇。畫出完整的電路圖，并說明電路的工作原理。組裝調(diào)試的內(nèi)容，包括使用的主要儀器和儀表；調(diào)試電路的方法和技巧；測試的數(shù)據(jù)和波形并與計(jì)算結(jié)果比較分析；調(diào)試中出現(xiàn)的故障、原因及排除方法?？偨Y(jié)設(shè)計(jì)電路的特點(diǎn)和方案的優(yōu)缺點(diǎn)，指出課題的核心及實(shí)用價(jià)值，列出系統(tǒng)需要的元器件清單，列出參考文獻(xiàn)，收獲、體會，并對本次設(shè)計(jì)提出建議。
2.4成績評定。
課程的實(shí)踐性不僅體現(xiàn)實(shí)際操作能力，而且體現(xiàn)獨(dú)立完成設(shè)計(jì)和分析的能力。因此，課程設(shè)計(jì)的考核分為以下部分：設(shè)計(jì)方案的正確性與合理性。設(shè)計(jì)成品：觀察實(shí)驗(yàn)現(xiàn)象，是否達(dá)到技術(shù)要求。（安裝工藝水平、調(diào)試中分析解決問題的能力）實(shí)驗(yàn)報(bào)告：實(shí)驗(yàn)報(bào)告應(yīng)具有設(shè)計(jì)題目、技術(shù)指標(biāo)、實(shí)現(xiàn)方案、測試數(shù)據(jù)、出現(xiàn)的問題與解決方法、收獲體會等。課程設(shè)計(jì)答辯：考查學(xué)生實(shí)際掌握的能力和表達(dá)能力，設(shè)計(jì)過程中的學(xué)習(xí)態(tài)度、工作作風(fēng)和科學(xué)精神及創(chuàng)新精神，等等。
3.電子技術(shù)課程設(shè)計(jì)的步驟
在“電子技術(shù)基礎(chǔ)”理論課程教學(xué)中，通常只介紹單元電路的設(shè)計(jì)。然而，一個(gè)實(shí)用的電子電路通常是由若干個(gè)單元電路組成的。通常將規(guī)模較小、功能單一的電子電路稱為單元電路。因此，一個(gè)電子系統(tǒng)的設(shè)計(jì)不僅包括單元電路的設(shè)計(jì)，還包括總體電路的系統(tǒng)設(shè)計(jì)（總體電路由哪些單元電路構(gòu)成，以及單元電路之間如何連接，等等）。隨著微電子技術(shù)的發(fā)展，各種通用和專用的模擬和數(shù)字集成電路大量涌現(xiàn)，電子系統(tǒng)的設(shè)計(jì)除了單元電路的設(shè)計(jì)外，還包括集成電路的合理選用。電子電路的系統(tǒng)設(shè)計(jì)越來越重要，不過從教學(xué)訓(xùn)練角度出發(fā)，課程設(shè)計(jì)仍應(yīng)保留一定的單元電路內(nèi)容。
電子系統(tǒng)分為模擬型、數(shù)字型及兩者兼而有之的混合型三種。
雖然模擬電路和數(shù)字電路設(shè)計(jì)的方法有所不同（尤其單元電路的設(shè)計(jì)），但總體電路的設(shè)計(jì)步驟是基本相同的。
電子電路的一般設(shè)計(jì)方法與步驟包括：總體方案的設(shè)計(jì)與方案論證、單元電路的設(shè)計(jì)、單元電路間的連接方法、繪制總體電路草圖、關(guān)鍵電路試驗(yàn)、EDA仿真、繪制正式的總體電路圖等。
4.電子技術(shù)課程設(shè)計(jì)的效果
學(xué)生經(jīng)過這樣系統(tǒng)訓(xùn)練后，各方面技能都通過考核，為后續(xù)課程的學(xué)習(xí)打下了扎實(shí)的基礎(chǔ)。
參考文獻(xiàn)：
［1］高吉祥，易凡，丁文霞等.電子技術(shù)基礎(chǔ)實(shí)驗(yàn)與課程設(shè)計(jì)（第二版）［M］.北京：電子工業(yè)出版社，2006.
［2］楊志忠，華沙，康廣荃.電子技術(shù)課程設(shè)計(jì)［M］.北京：機(jī)械工業(yè)出版社，2008.
第6篇：電路設(shè)計(jì)步驟與方法范文
一、每種情況畫1條支路，各種情況都要用到的元件畫在干路中
初中物理的電路設(shè)計(jì)中，所設(shè)計(jì)的電路圖一般都是并聯(lián)(或混聯(lián))電路，很少有純粹的串聯(lián)電路.而且生活實(shí)例中往往敘述有幾種并列的現(xiàn)象.比如“前門開門與后門開門”兩種情況，“甲病床與乙病床” 兩種情況等.電路設(shè)計(jì)時(shí)一般都是依據(jù)“一種情況畫1條支路，每種情況都要用到的元件畫在干路中”來設(shè)計(jì)電路.
生活應(yīng)用實(shí)例1有一商品倉庫，后門進(jìn)貨、前門取貨，現(xiàn)有紅綠兩只燈泡和一個(gè)電鈴、一個(gè)電池組、兩個(gè)開關(guān)，導(dǎo)線若干.請你為倉庫值班人員設(shè)計(jì)一個(gè)電路：電鈴響同時(shí)紅燈亮，表示取貨人在前門按開關(guān)；電鈴響同時(shí)綠燈亮，表示送貨人在后門按開關(guān).要求畫出設(shè)計(jì)的電路圖.圖中標(biāo)明紅燈、綠燈及對應(yīng)的前門、后門開關(guān).
解析根據(jù)題意可知：1.綠燈與紅燈的工作情況互不影響，各自均可獨(dú)立工作，可知這兩盞燈應(yīng)該是并聯(lián)的；2.前門開關(guān)控制紅燈，后門開關(guān)控制綠燈，所以前門開關(guān)應(yīng)與紅燈在一條支路上，后門開關(guān)應(yīng)與綠燈在另一條支路上；3.無論紅燈亮或是綠燈亮?xí)r，電鈴均響，可知兩種情況都要用到電鈴，所以電鈴應(yīng)該畫在干路中.綜合以上分析，設(shè)計(jì)的電路圖如圖2所示.
類似的生活例子還有病床呼叫電路、甲乙雙方從兩地相互呼叫對方的電路等例子.
二、兩開關(guān)串聯(lián)，表示兩個(gè)條件同時(shí)滿足，電路才會通
兩開關(guān)并聯(lián)，表示只要有一個(gè)條件滿足，電路就會通.
當(dāng)兩個(gè)開關(guān)串聯(lián)時(shí)，要想電路接通，必須將兩個(gè)開關(guān)同時(shí)閉合.這個(gè)在現(xiàn)實(shí)中往往表現(xiàn)為生活中的兩個(gè)條件要同時(shí)滿足；而兩個(gè)開關(guān)并聯(lián)時(shí)，要想電路接通，則隨便其中哪個(gè)開關(guān)閉合電路都能接通，這個(gè)在現(xiàn)實(shí)中就表現(xiàn)為生活中的多個(gè)條件只要有一個(gè)滿足即可.
生活應(yīng)用實(shí)例2樓道聲光控延時(shí)開關(guān)電路.聲光控延時(shí)開關(guān)已廣泛應(yīng)用于住宅區(qū)的樓道、工廠、辦公樓、教學(xué)樓等公共場所.小瑞家所在小區(qū)的樓道路燈也已用聲光控延時(shí)開關(guān)代替了按鈕開關(guān)，只有在天黑以后，當(dāng)有人走過樓梯通道，發(fā)出腳步聲或其它聲音時(shí)，樓道燈會自動點(diǎn)亮，提供照明；在白天，即使有聲音，樓道燈也不會亮，從而達(dá)到節(jié)能的目的.請你設(shè)計(jì)出該聲光控延時(shí)開關(guān)電路.
解析根據(jù)題意可知，要想讓樓道路燈亮起來，必須同時(shí)滿足兩個(gè)條件.一是必須天黑(即光控開關(guān)閉合)，二是必須要有聲響(即聲控開關(guān)也要閉合)，屬于“兩個(gè)條件同時(shí)滿足，電路才會通”的情況，所以光控開關(guān)與聲控開關(guān)必須是串聯(lián)的，再串上路燈后接到家庭電路中.設(shè)計(jì)的電路如圖3所示.
生活應(yīng)用實(shí)例3“倉庫保管員系統(tǒng)”.某銀行金庫為防止單個(gè)職工進(jìn)入而發(fā)生盜竊行為，現(xiàn)要求對金庫大門進(jìn)行改裝.他們用電動機(jī)來帶動鐵門的運(yùn)動，要驅(qū)動電動機(jī)工作，必須該銀行內(nèi)的三個(gè)保管員同時(shí)用各自的鑰匙插入對應(yīng)的鎖孔內(nèi)開鎖，(將各自的鎖打開相當(dāng)于將電路中的開關(guān)閉合)，請根據(jù)要求，將圖4中的器材連接起來.
解析根據(jù)實(shí)際情況，要想把驅(qū)動機(jī)把金庫大門打開，必須同時(shí)滿足三個(gè)條件.即是三個(gè)保管員都要同時(shí)把鎖打開(即三個(gè)保管員控制的開關(guān)都要閉合).屬于“三個(gè)條件都要同時(shí)滿足，電路才會通”的情況，因此三個(gè)保管員控制的開關(guān)是串聯(lián)在一起的，設(shè)計(jì)的電路如圖5所示.
類似的生活例子還有實(shí)驗(yàn)室柜鑰匙保管系統(tǒng)等電路都根據(jù)上述方法進(jìn)行電路的設(shè)計(jì).
三、開關(guān)的特殊用法：開關(guān)與相應(yīng)的用電器并聯(lián)
開關(guān)的作用是控制用電器的工作.實(shí)際生活中，開關(guān)與被它所控制的用電器之間大都是串聯(lián)連接的.這樣，要讓該用電器工作，就閉合開關(guān)；要讓該用電器停止工作，就把開關(guān)斷開.如果出現(xiàn)了“開關(guān)閉合，某用電器停止工作，而開關(guān)斷開時(shí)，該用電器反而工作”的現(xiàn)象，這明顯不是開關(guān)的常規(guī)用法，而是一種“特殊用法”.即開關(guān)不是與該用電器串聯(lián)，而是與它并聯(lián).
生活應(yīng)用實(shí)例4請你為奶牛場設(shè)計(jì)一自動放養(yǎng)奶牛的裝置圖.要求：用細(xì)導(dǎo)線將牛群圍住，合上開關(guān)后，當(dāng)牛群在圈內(nèi)吃草時(shí)，小屋內(nèi)燈亮而鈴不響；當(dāng)有牛了圈住的細(xì)導(dǎo)線跑到圈外時(shí)，電鈴便會響起來，放牛的人能及時(shí)發(fā)現(xiàn).
解析根據(jù)上述要求可知，電路中的燈是一直亮著，起到提示電路在正常工作狀態(tài)的作用.而電鈴卻受到“圈住牛的細(xì)導(dǎo)線”的控制.但是它的控制情況與常規(guī)的控制不同：當(dāng)“圈住牛的細(xì)導(dǎo)線”沒斷(即相當(dāng)于開關(guān)閉合)時(shí)，電鈴是不響的(被“圈住牛的細(xì)導(dǎo)線”給短路了)；而當(dāng)“圈住牛的細(xì)導(dǎo)線”被牛弄斷時(shí)(即相當(dāng)于開關(guān)斷開)，電鈴反而響起來了(電流不能走細(xì)導(dǎo)線而只能通過電鈴形成通路了).根據(jù)題意設(shè)計(jì)出的電路如圖6所示.
類似的例子在很多電路設(shè)計(jì)題中都有出現(xiàn)，當(dāng)某開關(guān)斷開時(shí)，燈L有亮，而當(dāng)這個(gè)開關(guān)閉合后，燈L反而熄滅了.這些都是屬于“開關(guān)的特殊用法”，即該開關(guān)與相應(yīng)的燈L并聯(lián).
四、從所有用電器都不能工作的那個(gè)條件出發(fā)，再從個(gè)別用電器不能工作的那個(gè)條件出發(fā)設(shè)計(jì)電路
有很多電路設(shè)計(jì)題要求學(xué)生根據(jù)題目的條件或要求設(shè)計(jì)出合理的電路，解決這類問題時(shí)一定要抓住外部連接情況及對應(yīng)現(xiàn)象，逐步分析并畫出符合題意的電路結(jié)構(gòu)，解決此類問題的步驟是：先從所有用電器都不能工作的那個(gè)條件出發(fā)；再從個(gè)別用電器不能工作的那個(gè)條件出發(fā)來設(shè)計(jì)電路.
生活應(yīng)用實(shí)例5現(xiàn)有兩只燈泡L1和L2，三只開關(guān)S1、S2、S3和電源、開關(guān)、導(dǎo)線等元件，請根據(jù)下列要求設(shè)計(jì)出符合條件的電路.要求：(1)閉合S1、S2、S3時(shí)，L1和L2都亮；(2)閉合S1、S2時(shí)，L1亮，L2不亮；(3)閉合S1、S3時(shí)，L2亮，L1不亮；(4)閉合S2、S3時(shí)，L1、L2都不亮.
解析根據(jù)上述方法按下列步驟分析：首先必須從所有用電器都不能工作的那個(gè)條件出發(fā)，即從第(4)個(gè)條件出發(fā).S2、S3都已經(jīng)閉合了，怎么兩燈都不亮呢？原來是S1還沒閉合，也就是說只要S1斷開，全部用電器都不能工作，這說明S1是總開關(guān)，在干路中，控制整個(gè)電路.然后再從個(gè)別用電器不能工作的那個(gè)條件出發(fā)來，即從條件(2)或(3)出發(fā).由條件(2)可知，S3斷開，L2就不能工作；由條件(3)可知，S2斷開，L1就不能工作.說明S3控制L2，它倆在同一條支路中；S2就控制L1，它倆就在另一條支路中.而條件(1)我們在分析電路時(shí)用不上它，它只是起到一個(gè)檢驗(yàn)電路正確與否的作用.最后整理設(shè)計(jì)出的電路如圖7所示.
第7篇：電路設(shè)計(jì)步驟與方法范文
自主式課題教學(xué)法
針對目前課堂教學(xué)的現(xiàn)狀，提出自主式課題教學(xué)法。其基本理念就是改革課堂教學(xué)，即在課堂上系統(tǒng)地講授電路設(shè)計(jì)方法，而不是僅僅教會學(xué)生解題。此外，將學(xué)生分成若干個(gè)學(xué)習(xí)小組，給每個(gè)小組布置不同的電路模塊設(shè)計(jì)課題，通過完成自己的課題達(dá)到初步實(shí)踐電路設(shè)計(jì)方法的目的。同時(shí)，由于學(xué)生都是帶著設(shè)計(jì)課題聽課的，這樣也會提高學(xué)生自主學(xué)習(xí)理論知識的積極性。具體實(shí)施步驟如下：
在課程教學(xué)初期，指導(dǎo)學(xué)生自由組成學(xué)習(xí)小組，提供若干模塊設(shè)計(jì)課題供各小組挑選。選定的模塊設(shè)計(jì)任務(wù)伴隨該小組整個(gè)課程學(xué)習(xí)過程。這個(gè)階段的教學(xué)要點(diǎn)如下：①盡量保證學(xué)生按照自己的意愿組合形成學(xué)習(xí)小組，這樣小組成員在課題設(shè)計(jì)過程中才能有較好的默契，相互配合，依靠團(tuán)隊(duì)的力量完成設(shè)計(jì)任務(wù)。②該階段是課程教學(xué)初期，學(xué)生對各個(gè)模塊設(shè)計(jì)課題還不了解，教師應(yīng)占用一定的課堂時(shí)間對課題進(jìn)行解釋和指點(diǎn)，充分激發(fā)學(xué)生自主學(xué)習(xí)的積極性，使學(xué)生自發(fā)地利用課余時(shí)間收集資料，選定設(shè)計(jì)方案。③當(dāng)學(xué)習(xí)小組初步完成課題資料的收集和整理后，則安排一次課堂報(bào)告，由各個(gè)小組制作幻燈片向全班同學(xué)匯報(bào)其對課題的理解以及初步選定的設(shè)計(jì)方案，并由任課教師進(jìn)行點(diǎn)評，指出其下一步工作重點(diǎn)。④模塊設(shè)計(jì)課題應(yīng)涵蓋所講授課程的各個(gè)章節(jié)，這樣利于在講課過程中通過講解各個(gè)模塊設(shè)計(jì)方法串聯(lián)課程各章節(jié)的知識點(diǎn)。同時(shí)，講課內(nèi)容與學(xué)生正在進(jìn)行的設(shè)計(jì)任務(wù)相關(guān)聯(lián)，容易調(diào)動學(xué)生自主學(xué)習(xí)的積極性。
在課程教學(xué)中期，將模塊設(shè)計(jì)課題融入到各個(gè)章節(jié)的課堂教學(xué)中，教會學(xué)生具體的電路設(shè)計(jì)方法，同時(shí)在實(shí)驗(yàn)課上指導(dǎo)學(xué)生進(jìn)行電路調(diào)試以及指標(biāo)測試。這個(gè)階段的教學(xué)要點(diǎn)如下：①要求各小組通過課堂學(xué)習(xí)不斷改進(jìn)自己初期擬定的電路設(shè)計(jì)方案以及元器件參數(shù)計(jì)算方法。充分體現(xiàn)了自主式課堂教學(xué)法的教學(xué)理念，即激發(fā)學(xué)生的學(xué)習(xí)主動性，從而自主采用課堂講授方法改進(jìn)自己的電路設(shè)計(jì)，使其感受到如何將課堂所學(xué)理論知識運(yùn)用到實(shí)際的電路設(shè)計(jì)中。②向?qū)W生灌輸團(tuán)隊(duì)設(shè)計(jì)的理念，針對電路設(shè)計(jì)和調(diào)試過程中團(tuán)隊(duì)成員間的溝通和討論，使學(xué)生認(rèn)識到如何進(jìn)行團(tuán)隊(duì)協(xié)作，同時(shí)在教師和團(tuán)隊(duì)間建立暢通的交流渠道，使學(xué)生的問題能得到解答，從而有信心完成課題設(shè)計(jì)任務(wù)。③安排課堂報(bào)告，各小組制作幻燈片向全班同學(xué)匯報(bào)課題設(shè)計(jì)進(jìn)展，由任課教師對學(xué)生的設(shè)計(jì)進(jìn)行中期考核并指出下一步工作重點(diǎn)。
在課堂教學(xué)后期，對各學(xué)習(xí)小組制作的模塊電路進(jìn)行驗(yàn)收和總結(jié)。這個(gè)階段的教學(xué)要點(diǎn)如下：①督促各學(xué)習(xí)小組做好指標(biāo)測試工作，驗(yàn)證自己設(shè)計(jì)的電路是否達(dá)到設(shè)計(jì)要求，同時(shí)總結(jié)整個(gè)設(shè)計(jì)過程的經(jīng)驗(yàn)教訓(xùn)。②安排課堂報(bào)告，各小組制作幻燈片向全班同學(xué)匯報(bào)課題制作成果，由任課教師對設(shè)計(jì)成果進(jìn)行總結(jié)。③各小組提交課題設(shè)計(jì)報(bào)告，詳細(xì)介紹整個(gè)電路設(shè)計(jì)原理、參數(shù)計(jì)算過程，并記錄系統(tǒng)的性能指標(biāo)，總結(jié)電路調(diào)試過程中發(fā)現(xiàn)問題、解決問題的經(jīng)驗(yàn)教訓(xùn)。
自主式課題教學(xué)法的應(yīng)用實(shí)例
我們在通信電子線路課上使用了這種教學(xué)法。首先，根據(jù)整個(gè)課程內(nèi)容設(shè)計(jì)8個(gè)模塊的設(shè)計(jì)課題，將該課程的主要知識點(diǎn)都融合在這幾個(gè)課題中，課題名稱。
第一階段：由學(xué)生自由組合形成學(xué)習(xí)小組并從這8個(gè)課題中選擇一個(gè)，作為該小組在課程學(xué)習(xí)期間的設(shè)計(jì)任務(wù)。由小組成員相互配合進(jìn)行資料收集以及設(shè)計(jì)方案的論證。在課程開始后的第二個(gè)教學(xué)周，組織各小組制作幻燈片報(bào)告該小組擬定的設(shè)計(jì)方案以及設(shè)計(jì)時(shí)間安排。需要說明的是，各小組進(jìn)行方案設(shè)計(jì)的時(shí)候，相應(yīng)的知識點(diǎn)還沒有在課堂上進(jìn)行系統(tǒng)地講授，完全由學(xué)生先自學(xué)各自課題相關(guān)基礎(chǔ)知識，然后進(jìn)行資料收集整理，通過內(nèi)部討論，最終確定課題的初步設(shè)計(jì)方案。這個(gè)階段需要學(xué)生充分發(fā)揮自己的主觀能動性去熟悉課題、討論方案以及確定初步方案。從實(shí)際情況來看，學(xué)生在這個(gè)階段常常表現(xiàn)出很大的學(xué)習(xí)積極性，進(jìn)行方案匯報(bào)時(shí)的現(xiàn)場氣氛也很熱烈。此外，由于設(shè)計(jì)課題涵蓋了這門課程的主要知識點(diǎn)，相應(yīng)課題方案的初步確定過程也是學(xué)生對課程知識的預(yù)習(xí)階段。這樣可以充分激發(fā)他們的求知欲，當(dāng)教師在課堂上講到相應(yīng)的知識點(diǎn)時(shí)，能抓住學(xué)生的注意力，獲得較好的教學(xué)效果。
第二階段：主要完成各個(gè)章節(jié)知識點(diǎn)的講授，這一階段應(yīng)該注意在課上重點(diǎn)講解如何充分運(yùn)用教材中的知識完成模塊設(shè)計(jì)課題，讓學(xué)生意識到，這些書本知識并不是抽象的理論知識，只要稍加變通就可以有效地指導(dǎo)生產(chǎn)實(shí)際。例如在講到求解高頻功率放大器的題目時(shí)，計(jì)算電路輸出功率用到公式(1)：200cmVPR=(1)其中P0為電路輸出功率，Vcm為電路輸出電壓幅值，R0為電路負(fù)載電阻。而在真正設(shè)計(jì)功放電路時(shí)，電路的輸出功率及輸出電壓幅值常常是已知條件(見表1)，而具體的電路以及電路中所采用元器件的參數(shù)如電阻阻值是需要進(jìn)行計(jì)算的。因此只需要將公式(1)轉(zhuǎn)化為公式(2)：200cmVRP=(2)轉(zhuǎn)化后即可用于電路中所采用負(fù)載電阻的計(jì)算。整個(gè)課程講授過程都要將知識點(diǎn)具體化，讓學(xué)生意識到，只要將這些公式進(jìn)行簡單的變化(常常是翻轉(zhuǎn))就可以用于電路設(shè)計(jì)過程中元器件的參數(shù)計(jì)算，從而使學(xué)生可以一邊學(xué)習(xí)課堂知識，一邊將所學(xué)知識應(yīng)用起來，真正做到活學(xué)活用。此外，在實(shí)驗(yàn)課中要指導(dǎo)各小組的電路焊接以及調(diào)試工作，并監(jiān)督其設(shè)計(jì)進(jìn)度，從而掌握學(xué)生對所學(xué)內(nèi)容的理解程度。在這個(gè)階段，真正實(shí)現(xiàn)了本教學(xué)法所強(qiáng)調(diào)的理論聯(lián)系實(shí)際，即學(xué)生可以做到邊學(xué)習(xí)，邊使用，邊檢驗(yàn)，整個(gè)課程的教學(xué)效果良好。最后一個(gè)階段是課程的結(jié)束階段，主要做好各小組課題的驗(yàn)收工作，并對各小組所設(shè)計(jì)的模塊進(jìn)行點(diǎn)評，最后安排一次期終匯報(bào)作為整個(gè)課堂教學(xué)的結(jié)束。本教學(xué)法已經(jīng)實(shí)踐了兩年，學(xué)生對這種教學(xué)法的滿意度較高。此外，學(xué)生的平時(shí)成績與模塊設(shè)計(jì)課題制作情況掛鉤，因此各學(xué)習(xí)小組都投入了較多精力用于電路模塊制作，成功率也較高。并且學(xué)生通過電路模塊的制作過程也了解到了如何運(yùn)用課堂所學(xué)知識進(jìn)行電路設(shè)計(jì)。
第8篇：電路設(shè)計(jì)步驟與方法范文
關(guān)鍵詞:專用集成電路;寄存器傳輸級;門級網(wǎng)表;可靠性;手工綜合
中圖分類號:TN402.22文獻(xiàn)標(biāo)識碼:A
文章編號:1004-373X(2009)20-004-03
Research on Manual Synthesis Based on ASIC Design
WANG Xiaohua,LUO Xiaoshu,YIN Yangang
(College of Physics and Electronic Engineering,Guangxi Normal University,Guilin,541004,China)
Abstract:With the development of ASIC design rapidly,it is key technology of the front-end IC design that the register transfer level description is manually synthesized the register transfer level.Through artificial participation,behave-level code by some of the most basic logic gates(such as nand-door,non-door,nor-door,etc.) gets the corresponding gate-level circuit according to the corresponding synthesized circuit model.Such methods used in ASIC design not only can optimize the circuit structure,but also can guarantee the correct logic function.At the same time,it can reduce the transmission delay and improve the reliability of chip design.Therefore,research on the ASCI design by manual synthesis is of practical value.
Keywords:application specific integrated circuit;register transfer level;register transfer level;reliability;manual synthesis
0 引 言
隨著專用集成電路(Application Specific Integrated Circuit)設(shè)計(jì)的迅速發(fā)展,將寄存器傳輸級(RTL)描述的手工綜合成門級網(wǎng)表,是IC前端設(shè)計(jì)中的關(guān)鍵技術(shù)[1]。在當(dāng)前IC設(shè)計(jì)中,通常在行為級功能驗(yàn)證后,采用軟件進(jìn)行自動綜合的方式。這種方式雖然縮短了ASIC設(shè)計(jì)的周期,但是利用軟件綜合的門級電路存在很大的冗余,從而影響到整個(gè)芯片的版圖面積和延時(shí)。如果采用手工綜合,則會得到最簡的電路結(jié)構(gòu)和最少的線路延時(shí)。在總體上,手工邏輯綜合可分為時(shí)序邏輯綜合和組合邏輯綜合[2]。
在此,以成功開發(fā)的無線發(fā)碼遙控編碼芯片為實(shí)例,詳細(xì)介紹手工綜合RTL級代碼的理論依據(jù)和實(shí)用方法,重點(diǎn)介紹時(shí)序邏輯綜合的實(shí)現(xiàn)方法,將時(shí)序邏輯綜合的實(shí)現(xiàn)方法歸納出各種描述的一般特征,將用戶多種多樣的描述歸整為五種形式,避免了綜合過程中的盲目性,使得整個(gè)綜合過程有據(jù)可依,從而提高綜合的效率和準(zhǔn)確性[3],并對手工綜合進(jìn)行深入的研究。
1 組合邏輯綜合
組合邏輯綜合的功能是對組合邏輯函數(shù)的描述形式進(jìn)行一系列轉(zhuǎn)換和優(yōu)化,求取實(shí)現(xiàn)該邏輯函數(shù)性能最佳的組合邏輯結(jié)構(gòu)形式,并生成與邏輯功能描述相等價(jià)的優(yōu)化的邏輯級結(jié)構(gòu)描述。由于行為級描述或寄存器傳輸級描述經(jīng)轉(zhuǎn)換后所得到的邏輯級的邏輯函數(shù)表示通常都是非優(yōu)化的表示,因此就需要使用邏輯優(yōu)化工具對其進(jìn)行綜合和優(yōu)化。
組合邏輯綜合的目標(biāo)通常有:其一是為了在滿足延遲的約束下將面積最小化;其二是為了提高電路的可測試性[4]。
組合邏輯電路設(shè)計(jì)是數(shù)字電路設(shè)計(jì)的基礎(chǔ)。相對時(shí)序邏輯電路而言其綜合過程要簡單,可參考上面的手工綜合步驟,在這里設(shè)計(jì)了兩個(gè)電路對ASIC的手工綜合進(jìn)行具體研究。
1.1 單增量加法器(4位)
所謂單增量加法器,就是在二進(jìn)制計(jì)算中,行使代碼換算的任務(wù),即二進(jìn)制計(jì)算中若輸出有N值存在,接下來的數(shù)值就是N+1,為了把輸出值從N變?yōu)镹+1就必須做一個(gè)電路。若其Verilog HDL描述語言為:
counter_disp
則綜合步驟為:
(1)列出真值表(略);
(2) 從真值表可以得出其邏輯表達(dá)式為:
sum[0]=NOT disp[0]sum[1]= disp[0] XOR disp[1]
sum[2]= disp[2] XOR (disp[0] AND disp[1])
sum[3]= disp[3] XOR (disp[0] ANDdisp[1]AND disp[2])
(3) 綜合后的電路圖如圖1所示。
圖1 單增量加法器手工綜合后電路
1.2 數(shù)值比較器(4位)
完成A
對應(yīng)的描述語言為:
if(counter disp
(1) 列出真值表(見表1)。其中“X”表示任意值。
(2) 從真值表寫出比較結(jié)果的邏輯表達(dá)式,再通過化簡得到最簡表達(dá)式為:
A_small_B =A3n•B3+(B2B2)A2n•B2+(A3B3)(A2B2)A1n•B1+(A3B3)(A2B2)(A1B1)•A0n•B0
(3) 畫出綜合后的電路圖(見圖2)。
表1 真值表
輸入輸出
A3B3A2B2A1B1A0B0A
A3>B3XXX0
A3
A3=B3A2>B2XX0
A3=B3A2
A3=B3A2=B2A1>B1X0
A3=B3A2=B2A1
A3=B3A2=B2A1=B1A0>B00
A3=B3A2=B2A1=B1A0
A3=B3A2=B2A1=B1A0=B00
圖2 數(shù)值比較器手工綜合后電路
2 時(shí)序邏輯綜合
時(shí)序邏輯綜合的主要研究集中于同步時(shí)序電路的設(shè)計(jì)綜合。異步時(shí)序電路由于其設(shè)計(jì)和控制過程的復(fù)雜性,自動綜合十分困難。同步時(shí)序電路邏輯綜合研究的內(nèi)容主要有:同步時(shí)序電路的綜合方法(即有限狀態(tài)機(jī)的綜合)、時(shí)序的優(yōu)化以及時(shí)鐘系統(tǒng)的設(shè)計(jì)優(yōu)化等。
有限狀態(tài)機(jī)綜合的主要任務(wù)是根據(jù)給定的邏輯功能,選取觸發(fā)器和鎖存器等時(shí)序元件,尋求優(yōu)化的時(shí)序狀態(tài)激勵(lì)函數(shù)。同步時(shí)序電路綜合的目標(biāo)是獲得芯片面積優(yōu)化的高性能電路結(jié)構(gòu)形式,其中包括時(shí)序重構(gòu)和時(shí)序邏輯優(yōu)化等方面。時(shí)序優(yōu)化與時(shí)鐘系統(tǒng)的優(yōu)化通過分析時(shí)序電路的數(shù)據(jù)傳輸行為,設(shè)置合理的參數(shù),提高系統(tǒng)的效率,消除時(shí)序錯(cuò)誤,解決時(shí)序沖突[6]。優(yōu)化電路,得到最終的門級電路網(wǎng)表。
在進(jìn)行了格式判別,確定采用何種時(shí)序元件后,就可以從相應(yīng)的目標(biāo)庫中提取相應(yīng)的元件,組織成符合最終輸出形式的網(wǎng)表格式。在提取元件時(shí)應(yīng)當(dāng)根據(jù)用戶的輸入描述取得最優(yōu)化的結(jié)果,當(dāng)然,這種優(yōu)化問題也可以在得到最終的數(shù)據(jù)通道之后進(jìn)行。對于同步/異步復(fù)位及上升/下降沿觸發(fā)的問題,在一般的目標(biāo)庫中,都有各種不同類型的時(shí)序邏輯電路元件,同步/異步復(fù)位元件為其中之一[7]。同步/異步復(fù)位觸發(fā)器的綜合與其他元件的綜合有所不同,綜合時(shí)考慮的不僅是某一條賦值語句,而是將用戶的描述作為一個(gè)整體來考慮。在提取賦值語句時(shí),同時(shí)分析相互有關(guān)聯(lián)的語句以及這些語句的相關(guān)條件,根據(jù)上下文語義得出最終的結(jié)論。
下面針對上述理論用一實(shí)例來說明:在采用上面的綜合步驟預(yù)處理和綜合實(shí)現(xiàn)算法后,得到輸出信號outA的賦值情況如下:
條件X1成立時(shí)outA≤0;條件X2成立時(shí)outA≤0;條件Y1成立時(shí)outA≤1;條件Y2成立時(shí)outA≤in1;其他條件下outA保持。
其處理過程如下:
(1) 將所有使輸出信號為0的條件標(biāo)識為A1,A2等A類(A1=X1,A2=X2);
(2) 將所有使輸出信號為1的條件標(biāo)識為B1,B2等B類(B1=Y1);
(3) 將所有使輸出信號為某個(gè)輸入信號或中間信號值的條件標(biāo)識為C1,C2等C類(C1=Y2);
(4) 寫出其邏輯表達(dá)式:
outA=(A1+A2+in1_not C1)(B1+in1•C1+outA)
=(X1+X2+in1_not Y2)(Y1+in1•Y2+outA)
(5) 將目標(biāo)信號的邏輯表達(dá)式進(jìn)行畫簡(這里設(shè)定已為最簡式);
(6) 畫出對應(yīng)的邏輯電路圖(見圖3):(其中in1_not表示為in1的非,其余類同。)
圖3 綜合后電路
具有數(shù)據(jù)通道的有限狀態(tài)機(jī)是描述數(shù)字系統(tǒng)的最常用的模型。有限狀態(tài)機(jī)分為兩個(gè)部分:數(shù)據(jù)通道部分和控制部件部分。數(shù)據(jù)通道部分包括數(shù)據(jù)的處理部件、存儲部件、傳輸部件及其互連[8]。控制部分主要完成數(shù)據(jù)通道的時(shí)序控制,以及根據(jù)當(dāng)前狀態(tài)、外部控制輸入和數(shù)據(jù)通道內(nèi)部狀態(tài)產(chǎn)生外部控制輸出和數(shù)據(jù)通道控制信號等。邏輯綜合接受算法級行為描述,通過將其編譯轉(zhuǎn)換成為內(nèi)部表示形式,然后經(jīng)過操作調(diào)度和硬件資源分配等處理過程,最終產(chǎn)生表示數(shù)據(jù)通道的寄存器傳輸級網(wǎng)表,并根據(jù)調(diào)度的需要提取控制信息產(chǎn)生控制部件的行為描述(即有限狀態(tài)機(jī)的描述,一般為狀態(tài)轉(zhuǎn)換表/圖)[9]?？刂屏骶C合對行為描述的有限狀態(tài)機(jī)進(jìn)行分解、化簡、分配等處理,選取時(shí)序元件,導(dǎo)出狀態(tài)轉(zhuǎn)換函數(shù)和控制輸出函數(shù)。
下面以一個(gè)實(shí)例來介紹控制部分的邏輯綜合過程和方法。
按照前面的步驟,分析Verilog HDL代碼,已得出該控制流部分的狀態(tài)轉(zhuǎn)換圖(見圖4),在這里只列出用符號代替的狀態(tài)轉(zhuǎn)移條件,未寫出各輸出端信號。
圖4 狀態(tài)轉(zhuǎn)移圖
這是LED驅(qū)動控制芯片核心模塊(顯示和鍵掃控制模塊)的狀態(tài)轉(zhuǎn)換圖,下面以DISPLAY狀態(tài)為目標(biāo)求其狀態(tài)轉(zhuǎn)移電路圖,如圖5所示。
圖5 狀態(tài)DISPLAY 綜合后電路
(1) 根據(jù)狀態(tài)轉(zhuǎn)移圖列出與DISPLAY狀態(tài)相關(guān)的狀態(tài)轉(zhuǎn)換條件:
當(dāng)A=1,DISPLAY=1 D=1時(shí),DISPLAY=1;
當(dāng)B=1,DISPLAY=0 C=1時(shí),DISPLAY=0
(2) 推斷出DISPLAY狀態(tài)保持的條件,設(shè)為E:
E=(B && DISPLAY) ||(C&& DISPLAY)+H=
BC&& DISPLAY+H=BC&& DISPLAY
(3) 化簡并得出DISPLAY的邏輯表達(dá)式:
DISPLAY≤A+D+E (4) 畫出其邏輯電路圖(狀態(tài)機(jī)采用獨(dú)熱碼編碼方式)。
3 結(jié) 語
在此歸納出一套手工邏輯綜合的方法和綜合步驟,該方法適用于中小規(guī)模和超大規(guī)模中的核心電路部分的電路綜合。同時(shí)手工綜合后的效果與自動綜合軟件相比,其電路可靠且使用的門電路規(guī)模減少,功耗降低,延時(shí)達(dá)到最小。
參考文獻(xiàn)
[1]蔡彭慈,.超大規(guī)模集成電路設(shè)計(jì)導(dǎo)論[M].北京:清華大學(xué)出版社,2005.
[2]劉麗華,辛德祿,李本俊.專用集成電路設(shè)計(jì)方法[M].北京:北京郵電大學(xué)出版社,2001.
[3]汪慶寶,宿昌厚.超大規(guī)模規(guī)模集成電路設(shè)計(jì)技術(shù)從電路到芯片[M].北京:電子工業(yè)出版社,1996.
[4]Martin,Kenneth W.Digital Integrated Circuit Design[M].Beijing:Pub.House of Electronics Industry,2002.
[5]Christopher Saint,Judy Saint.IC Layout Basic[M].北京:清華大學(xué)出版社,2003.
[6]Michael John Sebastian Smith.Application-specific Integrated Circuits[M].北京:清華大學(xué)出版社,2006.
[7]R Jccob Baker,Harry W Li,David E Boyce.CMOS Circuit Design,Layoutand Simulation[M].北京:機(jī)械工業(yè)出版社,2005.
第9篇：電路設(shè)計(jì)步驟與方法范文
關(guān)鍵詞：數(shù)字電子技術(shù)；時(shí)序電路；串行序列；仿真；EDA
中圖分類號：G642.4 文獻(xiàn)標(biāo)志碼：A 文章編號：1674-9324（2013）06-0131-02
串行序列檢測在通信領(lǐng)域應(yīng)用廣泛，因此，教材中對這種電路的設(shè)計(jì)進(jìn)行介紹是有必要的。但是目前大多數(shù)的數(shù)字電子技術(shù)教材介紹的串行序列檢測電路都存在一定的問題，作者在2003年全國高校電子經(jīng)驗(yàn)交流會上就指出了問題并提出了多種修訂方案[1]，該文也引起了一些老師對該問題的注意[2]。但當(dāng)時(shí)論文中給出的修訂方案與時(shí)序邏輯電路狀態(tài)圖描述不一致。同時(shí)，作者最近在圖書館查閱了最新出版的數(shù)字電子技術(shù)教材，其中的串行序列檢測電路設(shè)計(jì)仍然是采用以往教材中的設(shè)計(jì)方法，都沒有進(jìn)行功能驗(yàn)證，問題依然存在。因此本文有必要進(jìn)一步討論這一問題。另外，串行序列檢測電路設(shè)計(jì)作為數(shù)字電子技術(shù)的一個(gè)經(jīng)典實(shí)例，欠缺一定的基礎(chǔ)知識，比如串行通信的概念、異步串行通信幀格式概念、串行通信的檢測和同步問題等。作者在教學(xué)中，首先讓學(xué)生查找資料熟悉上述基本概念，然后設(shè)計(jì)串行序列檢測電路，掌握上述基本概念后，個(gè)別同學(xué)自己就會發(fā)現(xiàn)以往教材中設(shè)計(jì)存在的問題。這種教學(xué)方式執(zhí)行多年，效果很好。
一、傳統(tǒng)串行序列檢測電路仿真
大多數(shù)數(shù)字電子技術(shù)教材都是設(shè)計(jì)了110或111的串行序列檢測電路，多數(shù)教材中得到的111序列檢測電路（要求檢測到連續(xù)的3個(gè)1時(shí)輸出Z=1）如圖1（a）所示，利用MaxplusⅡ仿真的結(jié)果如圖1（b）所示。圖1（b）中箭頭表示在CP的上沿檢測串行輸入X，檢測到第一個(gè)有效的1時(shí)進(jìn)入01，檢測到第二個(gè)有效的1時(shí)進(jìn)入11狀態(tài)，此時(shí)輸出Z在檢測到連續(xù)兩個(gè)1時(shí)輸出變量Z就1，顯然與設(shè)計(jì)命題要求不符。其他序列的檢測也有類似情況，即不是在有效的檢測時(shí)刻輸出1。
二、改進(jìn)的串行序列電路設(shè)計(jì)方法
參考文獻(xiàn)[3]中提出了這一問題的解決方案，分別給出了Mealy型和Moore型狀態(tài)圖，這樣可以得到正確的設(shè)計(jì)電路。但這種方法的狀態(tài)圖與傳統(tǒng)時(shí)序邏輯電路狀態(tài)圖不一致。傳統(tǒng)狀態(tài)圖是反映時(shí)序邏輯電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值關(guān)系的一種圖形，在狀態(tài)轉(zhuǎn)換圖中以圓圈及圈內(nèi)的字母或數(shù)字表示電路的各個(gè)狀態(tài)，以箭頭表示狀態(tài)轉(zhuǎn)換的方向，相應(yīng)輸入/輸出標(biāo)注在轉(zhuǎn)換箭頭上，圖2給出了傳統(tǒng)的兩狀態(tài)變量的部分狀態(tài)圖。本文根據(jù)串行序列檢測的特點(diǎn)，即輸出是由檢測狀態(tài)S確定的，當(dāng)檢測到有效序列，無論下一個(gè)串行輸入X為0還是為1，都輸出1。則可以將狀態(tài)圖表示為如圖3所示的傳統(tǒng)形式，進(jìn)行可重疊序列檢測，圖4是醫(yī)電93班吳鵬同學(xué)按照改進(jìn)方法設(shè)計(jì)的111序列檢測電路及仿真結(jié)果，由圖4（b）可見，只要檢測到有效數(shù)據(jù)串就輸出1，結(jié)論完全正確。
三、實(shí)例安排順序和教學(xué)方式的改變
這一實(shí)例所有教材都是安排在基于觸發(fā)器的時(shí)序電路設(shè)計(jì)部分，因此限制了學(xué)生的思路。最近幾個(gè)學(xué)期在時(shí)序邏輯電路分析、設(shè)計(jì)、寄存器等所有知識介紹完之后，讓學(xué)生開始查串行通信資料、做序列檢測電路設(shè)計(jì)、仿真驗(yàn)證電路功能，并做PPT在課堂上介紹。多數(shù)學(xué)生對串行通信概念、幀格式、波特率、幀同步等問題都介紹的比較清楚，個(gè)別同學(xué)對序列檢測電路還設(shè)計(jì)了幾種方案，其中包括了參考文獻(xiàn)[1]中提到的用移位寄存器、輸出與檢測時(shí)刻同步等方法，拓展了學(xué)生的思路，部分學(xué)生對設(shè)計(jì)的電路進(jìn)行了仿真和分析。這種方式激發(fā)了學(xué)生學(xué)習(xí)數(shù)字電子技術(shù)的熱情，對數(shù)字電子技術(shù)設(shè)計(jì)產(chǎn)生了濃厚的興趣。因此，建議各教材在補(bǔ)充相關(guān)基礎(chǔ)知識的同時(shí)，將這一實(shí)例放在時(shí)序邏輯電路一章的最后，由學(xué)生根據(jù)自己所學(xué)知識進(jìn)行設(shè)計(jì)。
通過以上分析可見，即使再多教材使用了再久的實(shí)例，也需要進(jìn)行實(shí)踐檢驗(yàn)；建議教材中基于觸發(fā)器的時(shí)序電路設(shè)計(jì)步驟中，應(yīng)該增加“電路功能驗(yàn)證”一步，如果有這一步，就可以避免之前教材所設(shè)計(jì)電路存在的問題。
參考文獻(xiàn)：
[1]寧改娣，楊栓科.串行序列檢測同步時(shí)序電路設(shè)計(jì)探討[C].全國高校電子經(jīng)驗(yàn)交流會論文集，2003.
[2]陳文楷等.討論式教學(xué)方法如何引入課堂[C].全國高等學(xué)校電子技術(shù)教學(xué)研究會年會，2005.
[3]張克農(nóng)，寧改娣.數(shù)字電子技術(shù)基礎(chǔ)（第2版）[M].北京：高等教育出版社，2010.
