數(shù)字集成電路設(shè)計(jì)精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的數(shù)字集成電路設(shè)計(jì)主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：數(shù)字集成電路設(shè)計(jì)范文

數(shù)字集成電路低功耗優(yōu)化設(shè)計(jì)

隨著科技的不斷發(fā)展和進(jìn)步，在集成電路領(lǐng)域當(dāng)中，數(shù)字集成電路的增長(zhǎng)速度飛快，在各種新技術(shù)的應(yīng)用之下，集成電路系統(tǒng)的集成度和復(fù)雜度也有了很大的提升。對(duì)著移動(dòng)設(shè)備、便攜設(shè)備的廣泛應(yīng)用，使得數(shù)字集成電路面臨著越來(lái)越嚴(yán)峻的功耗問(wèn)題。因此，在數(shù)字集成電路的未來(lái)發(fā)展當(dāng)中，低功耗優(yōu)化設(shè)計(jì)已經(jīng)成為一個(gè)主要的發(fā)展趨勢(shì)，在數(shù)字集成電路的工藝制造、電路設(shè)計(jì)等方面，都發(fā)揮著巨大的作用。

一、低功耗優(yōu)化設(shè)計(jì)的方法和技術(shù)

對(duì)于可移動(dòng)、便攜式的數(shù)字系統(tǒng)來(lái)說(shuō)，功耗具有很大的作用。因此在設(shè)計(jì)數(shù)字電路的時(shí)候，應(yīng)當(dāng)分析其功耗問(wèn)題。在設(shè)計(jì)數(shù)字集成電路的過(guò)程中，要對(duì)功耗、面積、性能等加以考慮。而在這些方面，存在著相互關(guān)聯(lián)和約束的關(guān)系。因此，在對(duì)數(shù)字電路性能加以滿足的前提下，對(duì)設(shè)計(jì)方案和技術(shù)進(jìn)行選擇，從而實(shí)現(xiàn)低功耗優(yōu)化設(shè)計(jì)。具體來(lái)說(shuō)，應(yīng)當(dāng)平衡性能、面積、功耗方面的關(guān)系，防止發(fā)生浪費(fèi)的情況。對(duì)專用集成電路進(jìn)行高效應(yīng)用，對(duì)結(jié)構(gòu)和算法進(jìn)行優(yōu)化，同時(shí)對(duì)工藝和器件進(jìn)行改進(jìn)。

二、數(shù)字集成電路的低功耗優(yōu)化設(shè)計(jì)

1、門(mén)級(jí)

在數(shù)字集成電路的低功耗優(yōu)化設(shè)計(jì)中，門(mén)級(jí)低功耗優(yōu)化設(shè)計(jì)技術(shù)具有較為重要的作用，其中包含著很多不同的技術(shù)，例如路徑平衡、時(shí)許調(diào)整、管腳置換、們尺寸優(yōu)化、公因子提取、單元映射等。其中，單元映射是在設(shè)計(jì)電路中，在邏輯單元、門(mén)級(jí)網(wǎng)表之間，進(jìn)行合理的布局布線。公因子提取法能夠?qū)壿嬌疃冗M(jìn)行降低、對(duì)電路翻轉(zhuǎn)進(jìn)行減小、對(duì)邏輯網(wǎng)絡(luò)進(jìn)行簡(jiǎn)化從而降低功耗。路徑平衡則是針對(duì)不同路徑的延遲時(shí)間，對(duì)其進(jìn)行改變，從而降低功耗。

2、系統(tǒng)級(jí)

系統(tǒng)級(jí)低功耗優(yōu)化設(shè)計(jì)當(dāng)中，主要包括了軟硬件劃分、功耗管理、指令優(yōu)化等技術(shù)。其中，軟硬件劃分主要是對(duì)硬件和軟件在抽象描述的監(jiān)督，對(duì)其電路邏輯功能加以實(shí)現(xiàn)，通過(guò)對(duì)方案的綜合對(duì)比，選擇低功耗優(yōu)化設(shè)計(jì)方案。功耗管理是針對(duì)電路設(shè)計(jì)不同的工作模式，將空閑模塊掛起，從而降低功耗。而指令優(yōu)化則包含指令壓縮、指令編碼優(yōu)化、指令集提取等，通過(guò)對(duì)讀取速度、密度的提升，使功耗得到降低。

3、版圖級(jí)

在版圖級(jí)低功耗優(yōu)化設(shè)計(jì)中，需要對(duì)互聯(lián)、器件等同時(shí)進(jìn)行優(yōu)化，對(duì)著集成電路工藝的發(fā)展，器件尺寸的減小，功耗也就自然降低。同時(shí)由于具有更快的開(kāi)關(guān)速度，因此可以根基不同情況，在電路設(shè)計(jì)中選擇合適的器件進(jìn)行優(yōu)化。而對(duì)于系統(tǒng)來(lái)說(shuō)，互聯(lián)作為連接器件的導(dǎo)線，對(duì)于系統(tǒng)性能也有著很大的影響。在信號(hào)布線的過(guò)程中，可以增加關(guān)鍵、時(shí)鐘、地、電源等信號(hào)以及高活動(dòng)性信號(hào)的橫截面，從而降低功耗和延時(shí)。

4、算法級(jí)

在算法級(jí)低功耗優(yōu)化設(shè)計(jì)當(dāng)中，需要對(duì)速度、面積、功耗等約束條件加以考慮，從而對(duì)電路體系編碼、結(jié)構(gòu)等進(jìn)行優(yōu)化。在通常情況下，為了提升電路質(zhì)量、降低電路功耗，會(huì)采用提高速度、增加面積等方法來(lái)實(shí)現(xiàn)。算法級(jí)低功耗優(yōu)化設(shè)計(jì)與門(mén)級(jí)、寄存器傳輸級(jí)不同，這兩者都是對(duì)電路的基本結(jié)構(gòu)首先進(jìn)行確定，然后對(duì)電路結(jié)構(gòu)再進(jìn)行低功耗優(yōu)化調(diào)整。在算法級(jí)低功耗優(yōu)化設(shè)計(jì)當(dāng)中，主要包括并行結(jié)構(gòu)、流水線、總線編碼、預(yù)計(jì)算等技術(shù)。

5、電路級(jí)

在電路級(jí)低功耗優(yōu)化設(shè)計(jì)中，NMOS管陣列構(gòu)成的PDN完成了邏輯功能，其中只需要少量額晶體管，具有較快的開(kāi)關(guān)速度，同時(shí)由于具有較低的負(fù)載電容，不存在短路電流。在電源與第之間，沒(méi)有電流通路，因此不會(huì)產(chǎn)生靜態(tài)功耗，對(duì)于總體功耗的降低有著很大的幫助。同時(shí)，在應(yīng)用的異步電路當(dāng)中，在穩(wěn)定狀態(tài)時(shí)，輸入信號(hào)才會(huì)翻轉(zhuǎn)，從而避免了輸入信號(hào)之間的競(jìng)爭(zhēng)冒險(xiǎn)，也避免了功耗浪費(fèi)。

6、工藝級(jí)

在工藝級(jí)低功耗優(yōu)化設(shè)計(jì)中，主要包括按比例縮小、封裝等技術(shù)。隨著技術(shù)的發(fā)展，系統(tǒng)擁有了更高的集成度，器件尺寸得以減小、電容得以降低，在芯片之間，通信量也有所下降，因此功耗也能夠得到有效的控制。其中主要包括了互連線、晶體管的按比例縮小。芯片應(yīng)當(dāng)進(jìn)行封裝，充分與外界相隔離，從而避免外界雜質(zhì)造成腐蝕，降低其電氣性能。而在封裝過(guò)程中，對(duì)于芯片功耗有著很大的影響。通過(guò)合理的進(jìn)行封裝，能夠更好的進(jìn)行散熱，從而是功耗得到降低。

7、寄存器傳輸級(jí)

在設(shè)計(jì)數(shù)字集成電路的過(guò)程中，寄存器傳輸級(jí)是一種同步數(shù)字電路的抽象模型，根據(jù)存儲(chǔ)器、寄存器、總線、組合邏輯裝置等邏輯單元之間數(shù)字信號(hào)的流動(dòng)所建立的。在當(dāng)前的數(shù)字設(shè)計(jì)中，工作流程是寄存器傳輸級(jí)上的主要設(shè)計(jì)，根據(jù)寄存器傳輸級(jí)的描述，邏輯綜合工具對(duì)低級(jí)別的電路描述進(jìn)行構(gòu)建。在寄存器傳輸級(jí)的低功耗優(yōu)化設(shè)計(jì)當(dāng)中，主要包括了門(mén)控時(shí)鐘、存儲(chǔ)器分塊訪問(wèn)、操作數(shù)隔離、操作數(shù)變形、寄存器傳輸級(jí)代碼優(yōu)化等方法。

隨著科技的不斷發(fā)展，在當(dāng)前社會(huì)中，越來(lái)越多的移動(dòng)設(shè)備和便攜設(shè)備出現(xiàn)在人們的生活中，因此，數(shù)字集成電路也正在得到更加廣泛的應(yīng)用。而在電路設(shè)計(jì)當(dāng)中，功耗問(wèn)題始終是一個(gè)較為重點(diǎn)的問(wèn)題，因此，應(yīng)當(dāng)對(duì)數(shù)字集成電路進(jìn)行低功耗優(yōu)化設(shè)計(jì)，從而降低電路功耗，提升電路效率。

參考文獻(xiàn)：

[1]桑紅石，張志，袁雅婧，陳鵬.數(shù)字集成電路物理設(shè)計(jì)階段的低功耗技術(shù).微電子學(xué)與計(jì)算機(jī)，2011（04）.

[2]鄧芳明，何怡剛，張朝龍，馮偉，吳可汗.低功耗全數(shù)字電容式傳感器接口電路設(shè)計(jì).儀器儀表學(xué)報(bào)，2014（05）.

第2篇：數(shù)字集成電路設(shè)計(jì)范文

關(guān)鍵詞：工程需求；集成電路設(shè)計(jì)；實(shí)踐；驗(yàn)證

中圖分類號(hào)：G647 文獻(xiàn)標(biāo)志碼：A 文章編號(hào)：1674-9324（2013）44-0089-02

集成電路設(shè)計(jì)是學(xué)科交叉特性顯著的一個(gè)學(xué)科，且其發(fā)展日新月異，技術(shù)更新非常快，而其主要的更新點(diǎn)體現(xiàn)在工藝水平、設(shè)計(jì)思想和設(shè)計(jì)手段上。例如，在設(shè)計(jì)SOC等大規(guī)模集成電路時(shí)，設(shè)計(jì)者首先要全方位地把握系統(tǒng)的主體框架，另外還要注重各個(gè)環(huán)節(jié)中的細(xì)節(jié)，有效利用EDA軟件來(lái)精確地實(shí)現(xiàn)設(shè)計(jì)并驗(yàn)證其正確性。目前大多數(shù)高校開(kāi)設(shè)的集成電路設(shè)計(jì)課程融入了多媒體教學(xué)，但多媒體教學(xué)多局限于PPT課件教學(xué)，雖然在教學(xué)內(nèi)容上與過(guò)去的板書(shū)教學(xué)相比得到了很大的擴(kuò)充，但從教學(xué)體系上說(shuō)對(duì)于工程化設(shè)計(jì)流程的介紹缺乏連貫性、完整性，各個(gè)知識(shí)點(diǎn)的介紹相對(duì)來(lái)說(shuō)較為孤立，學(xué)生對(duì)所學(xué)知識(shí)的理解無(wú)法融會(huì)貫通，對(duì)工程化設(shè)計(jì)的理解停留在概念的層面上。目前課程安排中普遍采用理論教學(xué)為主，存在實(shí)踐環(huán)節(jié)過(guò)少、實(shí)踐環(huán)節(jié)不成完備體系等問(wèn)題。學(xué)生工程實(shí)踐能力不能得到有效提升，用人單位需要花大量的時(shí)間和人力對(duì)應(yīng)屆學(xué)生進(jìn)行培訓(xùn)；學(xué)生容易產(chǎn)生挫折情緒，不能快速適應(yīng)崗位需求。本教改通過(guò)對(duì)目前國(guó)內(nèi)急需集成電路設(shè)計(jì)人才的現(xiàn)狀的思考，對(duì)集成電路設(shè)計(jì)課程的教學(xué)進(jìn)行改革，實(shí)施以工程需求為導(dǎo)向，以工程界典型數(shù)字集成電路設(shè)計(jì)和驗(yàn)證流程為主線的閉環(huán)式教學(xué)。在國(guó)家急需系統(tǒng)級(jí)集成電路設(shè)計(jì)實(shí)用型工程人才的指導(dǎo)思想下，在工科院校要培養(yǎng)能為社會(huì)所用工程人才的辦學(xué)宗旨下，以開(kāi)發(fā)學(xué)生潛力、提高學(xué)生自主學(xué)習(xí)積極性為目的，結(jié)合用人單位的用人需求，我院集成電路設(shè)計(jì)課程嘗試閉環(huán)教育，即課程的章節(jié)設(shè)置參照工程界數(shù)字集成電路系統(tǒng)的典型設(shè)計(jì)流程，知識(shí)內(nèi)容涵蓋從設(shè)計(jì)到流片生產(chǎn)甚至測(cè)試的每一個(gè)環(huán)節(jié)，而每一個(gè)重要環(huán)節(jié)都有工程實(shí)驗(yàn)與之相對(duì)應(yīng)，形成完備的閉環(huán)知識(shí)體系。本教改項(xiàng)目閉環(huán)教育可分為理論教育環(huán)節(jié)和實(shí)驗(yàn)教育環(huán)節(jié)。

一、理論教育環(huán)節(jié)

閉環(huán)教育中的理論教育以工程界大型數(shù)字集成電路設(shè)計(jì)的典型流程為教學(xué)切入點(diǎn)，然后以該流程為主線介紹各個(gè)階段涉及的理論知識(shí)和可供使用的EDA軟件，每次進(jìn)入下一設(shè)計(jì)階段的講解前，都會(huì)重新鏈接至流程圖，見(jiàn)圖1所示。反復(fù)出現(xiàn)的設(shè)計(jì)流程圖，一方面可以加深學(xué)生對(duì)設(shè)計(jì)流程的印象；另一方面針對(duì)當(dāng)前內(nèi)容在流程中出現(xiàn)的位置，突出當(dāng)前設(shè)計(jì)階段與系統(tǒng)設(shè)計(jì)的整體關(guān)聯(lián)，加強(qiáng)學(xué)生對(duì)各個(gè)設(shè)計(jì)階段的設(shè)計(jì)目的、設(shè)計(jì)方法、EDA軟件中參數(shù)設(shè)定偏重點(diǎn)的理解。這種教育方法區(qū)別于傳統(tǒng)的單純的由點(diǎn)及面的教育方法，避免出現(xiàn)只見(jiàn)樹(shù)木不見(jiàn)森林的情況，能夠在注重細(xì)節(jié)的同時(shí)加強(qiáng)整體觀念。

二、實(shí)踐教育環(huán)節(jié)

實(shí)踐教育環(huán)節(jié)主要是指與理論教育相配套結(jié)合的系列實(shí)驗(yàn)。針對(duì)每個(gè)設(shè)計(jì)階段都安排相應(yīng)的較為全面的實(shí)驗(yàn)，與該階段的理論知識(shí)形成閉環(huán)。而且，所有的實(shí)驗(yàn)基本可按照從系統(tǒng)設(shè)計(jì)開(kāi)始到流片、測(cè)試的完整設(shè)計(jì)流程串接起來(lái)。

圖1 大型數(shù)字集成電路設(shè)計(jì)的典型流程

實(shí)驗(yàn)指導(dǎo)書(shū)撰寫(xiě)了前端設(shè)計(jì)內(nèi)容，在數(shù)字集成電路系統(tǒng)初期的系統(tǒng)分析、功能模塊劃分、具體硬件語(yǔ)言描述編譯階段，加入以硬件語(yǔ)言描述、編譯、仿真為偏重的上機(jī)實(shí)驗(yàn)，目的是學(xué)習(xí)良好的系統(tǒng)全局觀，掌握過(guò)硬的代碼編寫(xiě)能力，并將設(shè)計(jì)下載至FPGA中作為初步的硬件設(shè)計(jì)驗(yàn)證手段；撰寫(xiě)了后端設(shè)計(jì)內(nèi)容，采用Cadence公司的自動(dòng)布局布線器SE進(jìn)行布局布線，介紹面向數(shù)字化集成電路的標(biāo)準(zhǔn)化單元概念及其相關(guān)工藝庫(kù)文件的作用，著重講授從網(wǎng)表到版圖的轉(zhuǎn)化過(guò)程以及需要注意的問(wèn)題，如電源網(wǎng)絡(luò)的合理布局、時(shí)鐘網(wǎng)絡(luò)的時(shí)序匹配及平衡扇出等方面的考慮。利用版圖編輯器Virtuoso Layout進(jìn)行版圖驗(yàn)證，介紹標(biāo)準(zhǔn)單元版圖與定制版圖的區(qū)別、版圖設(shè)計(jì)與工藝制程的關(guān)系，重點(diǎn)在于使學(xué)生在對(duì)版圖建立感性認(rèn)識(shí)的同時(shí)對(duì)IP保護(hù)有更深層次的理解。Verilog仿真器進(jìn)行版圖后仿真實(shí)驗(yàn)，強(qiáng)調(diào)版圖寄生參數(shù)對(duì)系統(tǒng)功能、時(shí)序的影響，后仿真時(shí)序文件反標(biāo)的含義；明確后仿真對(duì)于保證設(shè)計(jì)正確性的意義；培養(yǎng)認(rèn)真負(fù)責(zé)的驗(yàn)證思想。

實(shí)踐教育環(huán)節(jié)大致分為前端設(shè)計(jì)階段、后端設(shè)計(jì)階段、測(cè)試階段。

1.前端設(shè)計(jì)階段。在數(shù)字集成電路系統(tǒng)初期的系統(tǒng)分析、功能模塊劃分、具體硬件語(yǔ)言描述編譯階段，加入以硬件語(yǔ)言描述、編譯、仿真為偏重的上機(jī)實(shí)驗(yàn)，目的是學(xué)習(xí)良好的系統(tǒng)全局觀，掌握過(guò)硬的代碼編寫(xiě)能力，并將設(shè)計(jì)下載至FPGA中作為初步的硬件設(shè)計(jì)驗(yàn)證手段。

2.后端設(shè)計(jì)階段。針對(duì)數(shù)字集成電路的特點(diǎn)，安排面向MPW流片的實(shí)驗(yàn)，介紹將電路轉(zhuǎn)化為高可靠性版圖的主要步驟。該實(shí)驗(yàn)分三個(gè)階段：①采用Cadence公司的自動(dòng)布局布線器SE進(jìn)行布局布線，介紹面向數(shù)字化集成電路的標(biāo)準(zhǔn)化單元概念及其相關(guān)工藝庫(kù)文件的作用，著重講授從網(wǎng)表到版圖的轉(zhuǎn)化過(guò)程以及需要注意的問(wèn)題，如電源網(wǎng)絡(luò)的合理布局、時(shí)鐘網(wǎng)絡(luò)的時(shí)序匹配及平衡扇出等方面的考慮；②版圖編輯器Virtuoso Layout進(jìn)行版圖驗(yàn)證，介紹標(biāo)準(zhǔn)單元版圖與定制版圖的區(qū)別、版圖設(shè)計(jì)與工藝制程的關(guān)系，重點(diǎn)在于使學(xué)生在對(duì)版圖建立感性認(rèn)識(shí)的同時(shí)對(duì)IP保護(hù)有更深層次的理解；③Verilog仿真器進(jìn)行版圖后仿真實(shí)驗(yàn)，強(qiáng)調(diào)版圖寄生參數(shù)對(duì)系統(tǒng)功能和時(shí)序的影響、后仿真時(shí)序文件反標(biāo)的含義，明確后仿真對(duì)于保證設(shè)計(jì)正確性的意義，培養(yǎng)認(rèn)真負(fù)責(zé)的驗(yàn)證思想。

第3篇：數(shù)字集成電路設(shè)計(jì)范文

【關(guān)鍵詞】數(shù)字 FPGA集成 電路驗(yàn)證

對(duì)于數(shù)字集成電路而言，其涉及到的工作都是比較復(fù)雜的，自身的功能也比較多樣，為了在驗(yàn)證方面獲得較高的提升，必須在驗(yàn)證指標(biāo)、驗(yàn)證手段上進(jìn)行優(yōu)化。對(duì)于數(shù)字集成電路FPGA驗(yàn)證而言，其本身就是重要的組成部分，而在參數(shù)的驗(yàn)證和功能的分析方面，都表現(xiàn)出了一定的復(fù)雜特點(diǎn)，傳統(tǒng)的模式無(wú)法滿足現(xiàn)階段的需求。所以，我們要針對(duì)數(shù)字集成電路FPGA驗(yàn)證的特點(diǎn)、目的、要求，完成各項(xiàng)工作的不斷提升。在此，本文主要對(duì)數(shù)字集成電路FPGA驗(yàn)證展開(kāi)討論。

1 FPGA概述

在數(shù)字集成電路當(dāng)中，F(xiàn)PGA所發(fā)揮的作用是非常積極的，現(xiàn)如今已經(jīng)成為了不可或缺的重要組成部分。從應(yīng)用的角度來(lái)分析，F(xiàn)PGA是一種現(xiàn)場(chǎng)編程門(mén)陣列，它主要是在可編程器基礎(chǔ)上，進(jìn)一步發(fā)展的產(chǎn)物?？删幊唐髦饕≒AL、GAL、CPLD等等。FPGA在具體的應(yīng)用過(guò)程中，具有較強(qiáng)的針對(duì)性，其主要是作為專用集成電路領(lǐng)域的服務(wù)，并且自身所代表的是一種半制定的電路。從客觀的角度來(lái)分析，F(xiàn)PGA的出現(xiàn)和應(yīng)用，不僅在很多方面解決了定制電路所表現(xiàn)出的不足，同時(shí)又在很大程度上克服了原有的問(wèn)題，主要是克服了編程器件門(mén)電路數(shù)有限的缺點(diǎn)。由此可見(jiàn)，數(shù)字集成電路在應(yīng)用FPGA以后，本身所獲得的進(jìn)步是非常突出的，并且在客觀上和主觀上，均創(chuàng)造了較大的效益，是非常值得肯定的。

2 FPGA器件介紹

隨著數(shù)字集成電路的不斷發(fā)展，F(xiàn)PGA的應(yīng)用效果也越來(lái)越突出。目前，關(guān)于數(shù)字集成電路FPGA驗(yàn)證，業(yè)界內(nèi)展開(kāi)了大量的討論。對(duì)于FPGA驗(yàn)證而言，需從客觀實(shí)際出發(fā)。FPGA器件，是驗(yàn)證數(shù)字集成電路的主要工具，因此首先要在該方面做出足夠的努力。在芯片流片之前，對(duì)數(shù)字集成電路的整體設(shè)計(jì)，開(kāi)展有效的FPGA驗(yàn)證，能夠針對(duì)數(shù)字集成電路的實(shí)際工作情況，進(jìn)行深入的了解和分析；針對(duì)遇到的問(wèn)題，可以采取有效的方案來(lái)解決，避免造成較大的損失。

相對(duì)而言，采用FPGA進(jìn)行驗(yàn)證的過(guò)程中，硬件環(huán)境的標(biāo)準(zhǔn)是比較高的。首先，我們?cè)隍?yàn)證工作之前，必須設(shè)計(jì)出相應(yīng)的PCB板，完成相關(guān)系統(tǒng)的驗(yàn)證和構(gòu)建。其次，在驗(yàn)證的過(guò)程中，必須充分考慮到成本的問(wèn)題，與芯片的流片費(fèi)用相比較，F(xiàn)PGA的驗(yàn)證成本較低，是主流的選擇。第三，數(shù)字集成電路FPGA驗(yàn)證過(guò)程中，多數(shù)情況是由兩個(gè)部分組成的，分別是FPGA和器件。器件主要包括開(kāi)關(guān)、存儲(chǔ)器、LED、轉(zhuǎn)接頭等等。

數(shù)字集成電路FPGA驗(yàn)證時(shí)，需針對(duì)不同的電路實(shí)施有效的驗(yàn)證。例如，在實(shí)際工作當(dāng)中，如果是要驗(yàn)證EPA類型的芯片，必須對(duì)成本因素進(jìn)行充分的考量。建議選擇Spartan3 XC3S1500 FPGA進(jìn)行驗(yàn)證處理。選擇該類型的FPGA，原因在于，其芯片為150萬(wàn)門(mén)級(jí)，能夠滿足EPA的客觀需求。同時(shí)，在FPGA的利用率方面，超過(guò)了90%，各方面均取得較好成果。

3 基于FPGA的驗(yàn)證環(huán)境

數(shù)字集成電路在目前的發(fā)展中，獲得了社會(huì)上廣泛的重視，并且在很多方面都表現(xiàn)出了較強(qiáng)的高端性。為了在FPGA驗(yàn)證方面取得更多的進(jìn)展，必須針對(duì)驗(yàn)證環(huán)境進(jìn)行深入的分析。本文認(rèn)為，一個(gè)比較完整的驗(yàn)證方案，其在執(zhí)行過(guò)程中，必須充分的考慮到芯片的實(shí)際工作環(huán)境，考慮到理想的驗(yàn)證環(huán)境，考慮到二者的具體差別。尤其是在網(wǎng)絡(luò)的工作環(huán)境方面，其包含很多復(fù)雜的數(shù)據(jù)包，將會(huì)對(duì)最終的驗(yàn)證造成不利的影響。例如，我們?cè)陂_(kāi)展EPA芯片的驗(yàn)證工作中，可嘗試使用OVM庫(kù)類驗(yàn)證芯片的基本通信系統(tǒng)、功能，再利用FPGA的輔助驗(yàn)證，與時(shí)鐘進(jìn)行同步處理，從而選擇合理的驗(yàn)證方式，針對(duì)數(shù)字集成電路完成比較全方位的驗(yàn)證，實(shí)現(xiàn)客觀工作的較大進(jìn)步。

4 關(guān)于數(shù)字集成電路FPGA驗(yàn)證的討論

數(shù)字集成電路FPGA的驗(yàn)證工作，在很多方面都表現(xiàn)出了較高的復(fù)雜性和較強(qiáng)的技術(shù)性，現(xiàn)階段的部分工作雖然得到了較大的進(jìn)步，但也有一些問(wèn)題，還沒(méi)有進(jìn)行充分的解決，這對(duì)將來(lái)的發(fā)展，會(huì)產(chǎn)生一定的威脅和不良影響。例如，F(xiàn)PGA基于查找表結(jié)構(gòu)，有固定的設(shè)計(jì)約束和要求，以及定義明確的標(biāo)準(zhǔn)功能，而ASIC基于標(biāo)準(zhǔn)單元和宏單元，按照一般IC設(shè)計(jì)流程進(jìn)行設(shè)計(jì)，并采用標(biāo)準(zhǔn)的工藝線進(jìn)行流片，在設(shè)計(jì)時(shí)存在的選項(xiàng)以及需要考慮的問(wèn)題往往比FPGA多很多，所以在將FPGA設(shè)計(jì)轉(zhuǎn)化為ASIC設(shè)計(jì)時(shí)，需要考慮如何轉(zhuǎn)化并了解這些轉(zhuǎn)化可能帶來(lái)的相關(guān)風(fēng)險(xiǎn)。

5 總結(jié)

本文對(duì)數(shù)字集成電路FPGA驗(yàn)證展開(kāi)討論，從目前的工作來(lái)看，F(xiàn)PGA在驗(yàn)證過(guò)程中，表現(xiàn)出的積極效果還是非常值得肯定的，各項(xiàng)工作均未出現(xiàn)惡性循環(huán)。今后，應(yīng)在數(shù)字集成電路以及FPGA驗(yàn)證兩方面，開(kāi)展深入的研究，健全工作體系的同時(shí)，加強(qiáng)操作的簡(jiǎn)潔性。

參考文獻(xiàn)

[1]陳玉潔，張春.基于EDA平臺(tái)的數(shù)字集成電路快速成型系統(tǒng)的設(shè)計(jì)[J].實(shí)驗(yàn)技術(shù)與管理，2012，09：101-102+107.

[2]張娓娓，張?jiān)缕?，呂俊?常用數(shù)字集成電路的使用常識(shí)[J].河北能源職業(yè)技術(shù)學(xué)院學(xué)報(bào)，2012，03：65-68.

[3]呂曉春.數(shù)字集成電路設(shè)計(jì)理論研究[J]. 就業(yè)與保障，2012，12：32-33.

[4]伍思碩，唐賢健.數(shù)字集成電路的應(yīng)用研究[J].電腦知識(shí)與技術(shù)，2014，19：4476-4477.

[5]閆露露，王容石子，尹繼武.基于AT89C51的數(shù)字集成電路測(cè)試儀的設(shè)計(jì)[J].電子質(zhì)量，2010，08：7-9.

作者簡(jiǎn)介

于維佳 （1982-），男，廣西壯族自治區(qū)柳州市人。碩士學(xué)位。現(xiàn)為柳州鐵道職業(yè)技術(shù)學(xué)院講師。研究方向?yàn)橹悄軝z測(cè)與控制技術(shù)。

作者單位

1.柳州鐵道職業(yè)技術(shù)學(xué)院 廣西壯族自治區(qū)柳州市 545616

第4篇：數(shù)字集成電路設(shè)計(jì)范文

>> PNG硬件解碼的加速設(shè)計(jì) PNG的硬件解碼加速設(shè)計(jì) H．264解碼器中CABAC硬件加速器的實(shí)現(xiàn) MPEG－4的解碼系統(tǒng)硬件電路設(shè)計(jì) AVS視頻編解碼標(biāo)準(zhǔn)中預(yù)測(cè)編解碼技術(shù)的硬件設(shè)計(jì)與實(shí)現(xiàn) 基于OR1200的AVS視頻解碼幀內(nèi)亮度預(yù)測(cè)的硬件模塊設(shè)計(jì) H．264熵解碼器CAVLC的硬件設(shè)計(jì) AVS視頻解碼器中VLD模塊的硬件設(shè)計(jì) 一種SoC架構(gòu)的AVS硬件解碼器設(shè)計(jì)方案 AVS視頻解碼器中運(yùn)動(dòng)矢量預(yù)測(cè)的硬件設(shè)計(jì)與實(shí)現(xiàn) 基于PT2262和PT2272編解碼芯片的無(wú)線尋物系統(tǒng)發(fā)送部分硬件設(shè)計(jì) 基于FPGA的硬件加速器設(shè)計(jì)的研究與應(yīng)用 播放器硬件解碼的相關(guān)設(shè)置 讓PNG格式圖片變透明的簡(jiǎn)單方法 基于FPGA的軟硬件協(xié)同仿真加速技術(shù) 軟件路由器的硬件加速研究 都是瀏覽器硬件加速惹的禍 硬件創(chuàng)業(yè)加速器HAX的深圳速度 旋變位置解碼系統(tǒng)的設(shè)計(jì) 繞開(kāi)微軟實(shí)現(xiàn)硬件“軟”解碼 常見(jiàn)問(wèn)題解答 當(dāng)前所在位置：l.

［3］李章晶,鄭國(guó)勤.針對(duì)無(wú)線通信領(lǐng)域的圖像壓縮的研究\.計(jì)算機(jī)工程與設(shè)計(jì),2006,27(23):4 471－4 474.

［4］Scott N puter Number Systems and Arithmetic\.New Jersey:Prentice Hall,Englewood Cliffs,1985.

［5］陶鈞,王暉,張軍,等.三維小波視頻編碼的可伸縮性研究\.小型微型計(jì)算機(jī)系統(tǒng),2005,26(2):285－288.

［6］Kakadiaris C.A Convex Penalty Method for Optical Human Motion Tracking\.International Multimedia Conference\.New York:ACM,2003:1－10.

［7］Zhang Z M.Independent Motion Detection Directly from Compressed Surveillance Video\.International Multimedia Conference\.New York:ACM,2003.

［8］Peleg A,Weiser U.MMX Technology Extension to the Intel Architecture\.IEEE Micro.,1996,16(4):42－50.

［9］Deutch P,Gailly J －L,Adler M.GZip\.,2008.

作者簡(jiǎn)介

鄭天翼 男，1983年出生，福建福州人，碩士研究生。主要從事數(shù)字信號(hào)處理與集成電路設(shè)計(jì)的研究。

第5篇：數(shù)字集成電路設(shè)計(jì)范文

創(chuàng)新實(shí)驗(yàn)是各個(gè)大學(xué)正在認(rèn)真實(shí)施及探討的一個(gè)重要課題，也是擺在教師和學(xué)生面前的一項(xiàng)首要任務(wù)，創(chuàng)新性實(shí)驗(yàn)的開(kāi)發(fā)需要?jiǎng)?chuàng)新性的教學(xué)平臺(tái)，幾年來(lái)，我們根據(jù)電子專業(yè)的教學(xué)特點(diǎn)，將電子電路專業(yè)的實(shí)驗(yàn)同大學(xué)生創(chuàng)新創(chuàng)業(yè)實(shí)踐項(xiàng)目、大學(xué)生挑戰(zhàn)杯項(xiàng)目和畢業(yè)論文設(shè)計(jì)實(shí)踐這一系列創(chuàng)新內(nèi)容相結(jié)合［1］，實(shí)現(xiàn)了從“傳統(tǒng)教育模式”轉(zhuǎn)型為“創(chuàng)新教育模式”［2－3］．例如：設(shè)計(jì)PNP和NPN三極管電流分配關(guān)系演示實(shí)驗(yàn)儀，設(shè)計(jì)聲光控傳感器件性能的演示電路，設(shè)計(jì)可控硅導(dǎo)通特性演示電路，設(shè)計(jì)COMS集成電路特性演示電路等先進(jìn)行電路的仿真實(shí)驗(yàn)，進(jìn)而制作成有創(chuàng)意的演示教具，開(kāi)發(fā)設(shè)計(jì)了一系列創(chuàng)新實(shí)驗(yàn)內(nèi)容，既培養(yǎng)了學(xué)生的創(chuàng)新精神，又為實(shí)驗(yàn)教學(xué)奠定了一定基礎(chǔ)．

2創(chuàng)新實(shí)驗(yàn)電路舉例

幾年來(lái)山西師范大學(xué)物信學(xué)院電子專業(yè)通過(guò)開(kāi)放性多種實(shí)驗(yàn)訓(xùn)練方式，學(xué)生制作出有特色的多種創(chuàng)新電路及創(chuàng)新電路實(shí)驗(yàn)演示板，例如：圖1是用數(shù)字集成電路制作的三極管電流分配關(guān)系演示儀，接通電源，該演示儀能模擬PNP和NPN三極管3個(gè)電極電流的流動(dòng)Ie＝Ib＋I(xiàn)c，使學(xué)生對(duì)三極管的結(jié)構(gòu)、特性達(dá)到深刻的理解．圖2是圖1三極管電流分配關(guān)系演示儀圖2單雙向可控硅導(dǎo)通性能演示實(shí)驗(yàn)裝置用數(shù)字集成電路設(shè)計(jì)制作的單雙向可控硅導(dǎo)通性能演示實(shí)驗(yàn)裝置［4－5］．圖3是單向可控硅導(dǎo)通性能模擬演示圖，圖4是雙向可控硅導(dǎo)通性能模擬演示圖，該演示裝置如果將充電開(kāi)關(guān)按下，電路左邊的充電回路就有閃閃發(fā)光的充電電流在流動(dòng)，如果將觸發(fā)開(kāi)關(guān)按下，右邊回路里就有閃閃發(fā)光可控硅導(dǎo)通電流在流動(dòng)，單向可控硅電流只能有一個(gè)方向?qū)娏?，而雙向可控硅可以有2種觸發(fā)方式，控制2個(gè)方向?qū)娏髟诹鲃?dòng)，模擬導(dǎo)通電流如圖3～4所示，演示效果形象逼真，電路設(shè)計(jì)說(shuō)服力強(qiáng)．圖5是聲光控特性原理設(shè)計(jì)框圖，圖6是聲光控特性演示實(shí)驗(yàn)裝置圖，該實(shí)驗(yàn)裝置可通過(guò)聲光傳感器將聲光信號(hào)送給功放電路及可控硅導(dǎo)通電路分別將聲光傳感器的導(dǎo)通特性通過(guò)1組發(fā)光管進(jìn)行形象演示，使學(xué)生對(duì)聲光傳感器件的特性加深了理解．圖7是用多種數(shù)字集成塊巧妙組合而成的CMOS門(mén)電路邏輯功能特性演示實(shí)驗(yàn)裝置，該裝置是對(duì)數(shù)字電路的綜合應(yīng)用，用譯碼器、數(shù)碼管顯示器、555時(shí)基電路、計(jì)數(shù)器以及多個(gè)控制開(kāi)關(guān)組成的數(shù)字門(mén)電路特性演示器，它可將各種門(mén)電路的輸出狀態(tài)通過(guò)發(fā)光管亮暗的方式、數(shù)碼管顯示“0”“1”的方式、計(jì)數(shù)器輸出端LED依次流動(dòng)發(fā)光的方式，同時(shí)演示給學(xué)生，使學(xué)生對(duì)門(mén)電路的功能特性達(dá)到深刻的理解．圖8、圖9是學(xué)生制作的中學(xué)物理演示實(shí)驗(yàn)內(nèi)容，圖8將中學(xué)物理中二極管的單向?qū)?、電?個(gè)振動(dòng)波的合成、聲波信號(hào)的演示、電磁感應(yīng)現(xiàn)象等中學(xué)物理實(shí)驗(yàn)電路用電子電路進(jìn)行模擬演示，當(dāng)有信號(hào)時(shí)電路右邊的輸出端接在二極管倍壓整流電路的輸入端，輸出端接的是1組高亮發(fā)光管，顯示感應(yīng)電流的大小、方向等現(xiàn)象，顯示方式生動(dòng)活潑、形象逼真．圖7CMOS門(mén)電路邏輯功能演示裝置電路顯示圖10是仿真電路的創(chuàng)新設(shè)計(jì)，它將圖7的CMOS門(mén)電路邏輯功能演示裝置進(jìn)行仿真演示，圖8中學(xué)物理實(shí)驗(yàn)演示儀裝置圖9LED型倍壓整流電路演示板從另一個(gè)方面演示了門(mén)電路邏輯功能特性，也是對(duì)實(shí)驗(yàn)電路的一種創(chuàng)新設(shè)計(jì)，可以將各種創(chuàng)新電路都可以進(jìn)行計(jì)算機(jī)仿真演示，這里就不一一例舉

3結(jié)束語(yǔ)

第6篇：數(shù)字集成電路設(shè)計(jì)范文

關(guān)鍵詞：電子控制技術(shù) 學(xué)生評(píng)價(jià) 成長(zhǎng)記錄

中圖分類號(hào)：G632 文獻(xiàn)標(biāo)識(shí)碼：C DOI：10.3969/j.issn.1672-8181.2014.02.112

電子控制技術(shù)是運(yùn)用電子電路實(shí)現(xiàn)控制功能的技術(shù)，廣泛應(yīng)用于工業(yè)、農(nóng)業(yè)、醫(yī)療、軍事、航天等各領(lǐng)域，已經(jīng) 成為推動(dòng)新的技術(shù)革命的一種重要技術(shù)，是一門(mén)走進(jìn)了千家萬(wàn)戶的技術(shù)，作為高中學(xué)生通用技術(shù)選修之一，其通識(shí)性是必然的，我校開(kāi)設(shè)電子控制技術(shù)選修模塊對(duì)培養(yǎng)學(xué)生的技術(shù)素養(yǎng)有著極其重要的作用，給學(xué)生提供一個(gè)創(chuàng)新實(shí)踐的場(chǎng)所，整個(gè)授課過(guò)程以一個(gè)個(gè)小項(xiàng)目的形式進(jìn)行推進(jìn)，在上課的過(guò)程中對(duì)學(xué)生的學(xué)習(xí)過(guò)程進(jìn)行合理的評(píng)價(jià)，當(dāng)是我們首要任務(wù)之一。

通用技術(shù)課程的核心目標(biāo)是提高學(xué)生的科學(xué)素養(yǎng)和創(chuàng)造能力，課程的特點(diǎn)是通識(shí)、常見(jiàn)、應(yīng)用廣泛。實(shí)現(xiàn)從“動(dòng)手做”到“動(dòng)腦做”；從技術(shù)制作到技術(shù)設(shè)計(jì)的飛躍。本著基本的思想理念設(shè)計(jì)電子控制技術(shù)模塊學(xué)生成長(zhǎng)記錄卡片，主要由五張卡片構(gòu)成：

①學(xué)生自然情況表。

②各個(gè)實(shí)驗(yàn)室小組學(xué)習(xí)評(píng)定表（408、406、410每個(gè)實(shí)驗(yàn)室各一張）。

③學(xué)生作品設(shè)計(jì)及整個(gè)學(xué)習(xí)情況評(píng)定表。

1 學(xué)生自然情況表格

主要是考慮能夠綜合了解學(xué)生的基本狀況及聯(lián)系方式，在學(xué)生離校以后能夠?qū)W(xué)生狀況進(jìn)行追蹤調(diào)查。

[[學(xué)生自然狀況表＼&姓名＼&＼&性別＼&＼&一

寸

照

片＼&出生年月＼&＼&學(xué)校＼&＼&模塊及班組＼&＼&聯(lián)系方式＼&QQ：＼&電話：＼&學(xué)習(xí)起止時(shí)間＼&＼&班級(jí)＼&＼&]]

2 對(duì)小組成員進(jìn)行記錄

由于學(xué)生在校時(shí)間較短，教師對(duì)學(xué)生不能很快就熟悉，以組為單位教師能夠?qū)π〗M有一個(gè)整體的把握，進(jìn)而對(duì)比較突出的個(gè)人有一定的印象，再通過(guò)學(xué)生的自然情況表格中的照片進(jìn)行識(shí)記，這樣才能保證在很短的時(shí)間內(nèi)教師對(duì)每一個(gè)學(xué)生有一定的了解，準(zhǔn)確知道學(xué)生的學(xué)習(xí)狀況，課堂表現(xiàn)，最終給學(xué)生一個(gè)合理的評(píng)價(jià)。包括組名，組長(zhǎng)及小組的口號(hào)。

3 實(shí)驗(yàn)室小組

電子控制技術(shù)模塊有三個(gè)實(shí)驗(yàn)室（410、408、406），每個(gè)實(shí)驗(yàn)室由不同的教師任課，學(xué)生小組確定以后就不再變化，學(xué)生到每個(gè)實(shí)驗(yàn)室，由不同的教師對(duì)學(xué)生在每個(gè)實(shí)驗(yàn)室的學(xué)習(xí)狀況給出一個(gè)評(píng)價(jià)其中最終評(píng)價(jià)的組成：三個(gè)實(shí)驗(yàn)室的表現(xiàn)總分為60分，作品（項(xiàng)目）為40分，總計(jì)100分。

各個(gè)實(shí)驗(yàn)室小組學(xué)習(xí)評(píng)定表（408、406、410每個(gè)實(shí)驗(yàn)室一張）。

3.3 410室學(xué)生學(xué)習(xí)評(píng)定表

410室的主題是――探秘啟航，在這個(gè)實(shí)驗(yàn)室當(dāng)中學(xué)生將會(huì)知道電子控制系統(tǒng)的基本組成，并以電子控制系統(tǒng)為依托介紹各種元器件，名括各種傳感器、二極管、三極管、邏輯門(mén)的集成芯片、繼電器等等，通過(guò)連接檢驗(yàn)電路測(cè)試傳感器的靈敏度，以項(xiàng)目的形式設(shè)計(jì)簡(jiǎn)單實(shí)用電路，利用繼電器驅(qū)動(dòng)電機(jī)等等（如下評(píng)定表）。

[[電子控制技術(shù)模塊410室學(xué)生學(xué)習(xí)評(píng)定表（20分）＼&姓名＼&＼&組名＼&＼&任課教師＼&＼&上課時(shí)間＼&＼&評(píng)價(jià)項(xiàng)目＼&評(píng)價(jià)分?jǐn)?shù)＼&課堂討論（8分）＼&＼&小組團(tuán)結(jié)協(xié)作（8分）＼&＼&解決實(shí)際問(wèn)題能力（4分）＼&＼&本實(shí)驗(yàn)室分?jǐn)?shù)＼&＼&]]

3.2 408室學(xué)生學(xué)習(xí)評(píng)定表（同評(píng)定表）

408室的主題是――智慧拼接，在這個(gè)實(shí)驗(yàn)室學(xué)生將主要學(xué)習(xí)邏輯電路的相關(guān)知識(shí)，學(xué)習(xí)利用Multisim電路模擬仿真軟件設(shè)計(jì)簡(jiǎn)單的邏輯電路比如三人表決器、簡(jiǎn)易密碼器、半加器等等，我們將根據(jù)學(xué)生的實(shí)際狀況設(shè)計(jì)項(xiàng)目，學(xué)生主體教師主導(dǎo)，引導(dǎo)學(xué)生完成邏輯電路圖、實(shí)際電路圖的設(shè)計(jì)，最后利用套件搭建拼接完成整個(gè)項(xiàng)目。

3.1 406室學(xué)生學(xué)習(xí)評(píng)定表（同評(píng)定表）

406室的主題是――創(chuàng)意樂(lè)園，本實(shí)驗(yàn)室現(xiàn)在開(kāi)設(shè)的是電子控制技術(shù)的拓展――單片機(jī)的應(yīng)用，主要是以項(xiàng)目的形式向?qū)W生介紹單片機(jī)的簡(jiǎn)單應(yīng)用，完成單片機(jī)控制流水燈的制作，包括電路焊接和程序調(diào)試。

4 作品及評(píng)定

對(duì)于學(xué)生完成的作品，需要作一個(gè)說(shuō)明，名括作品的設(shè)計(jì)者的姓名，設(shè)計(jì)意圖、小組成員的評(píng)價(jià)，任課教師的評(píng)價(jià)，其中教師評(píng)價(jià)包括技術(shù)評(píng)價(jià)和創(chuàng)新思想的評(píng)價(jià)緊扣通用技術(shù)課的核心目標(biāo)，技術(shù)素養(yǎng)和創(chuàng)新意識(shí)。

[

[學(xué)生作品及整個(gè)學(xué)習(xí)情況評(píng)定表＼&作品名稱＼&＼&制作人＼&＼&組名＼&＼&設(shè)計(jì)意圖＼&＼&制作分工＼&＼&作品評(píng)價(jià)（40分）＼&小組成員自評(píng)＼&＼&任課教師作品評(píng)價(jià)＼&符合設(shè)計(jì)要求（20分）＼&＼&美觀實(shí)用性（10分）＼&＼&創(chuàng)新性（10分）＼&＼&綜合其它各方作品最終評(píng)價(jià)＼&＼&各個(gè)實(shí)驗(yàn)室分?jǐn)?shù)＼&408+406+410+作品分＼&任課教師評(píng)語(yǔ)＼&＼&]

]

把學(xué)生的所有信息即五張卡片裝入每個(gè)學(xué)生的檔案袋，以上就是筆者針對(duì)電子控制技術(shù)模塊學(xué)生評(píng)價(jià)體系的設(shè)定，學(xué)校還在不斷的發(fā)展和成熟的過(guò)程中，對(duì)于各個(gè)模塊的學(xué)生評(píng)價(jià)體系還在不斷的完善當(dāng)中，期待會(huì)有更好的評(píng)價(jià)體系出現(xiàn)！

參考文獻(xiàn)：

第7篇：數(shù)字集成電路設(shè)計(jì)范文

【關(guān)鍵詞】邏輯設(shè)計(jì)；目標(biāo)定位；教學(xué)內(nèi)容；模式手段

一、邏輯設(shè)計(jì)課程目標(biāo)與定位

1、課程目標(biāo)

使學(xué)生具備本專業(yè)的高素質(zhì)技術(shù)應(yīng)用型人才所必需的電子電路邏輯設(shè)計(jì)基本知識(shí)和靈活應(yīng)用常用數(shù)字集成電路實(shí)現(xiàn)邏輯功能的基本技能；為學(xué)生全面掌握電子設(shè)計(jì)技術(shù)和技能，提高綜合素質(zhì)，增強(qiáng)職業(yè)變化的適應(yīng)能力和繼續(xù)學(xué)習(xí)能力打下一定基礎(chǔ)；通過(guò)項(xiàng)目的引導(dǎo)與實(shí)現(xiàn)，培養(yǎng)學(xué)生團(tuán)結(jié)協(xié)作、敬業(yè)愛(ài)崗和吃苦耐勞的品德和良好職業(yè)道德觀。本課程目標(biāo)具體包括知識(shí)目標(biāo)、能力目標(biāo)和素質(zhì)目標(biāo)。

（1）知識(shí)目標(biāo)：熟悉數(shù)字電子技術(shù)的基本概念、術(shù)語(yǔ)，熟悉邏輯代數(shù)基本定律和邏輯函數(shù)化簡(jiǎn)；掌握門(mén)電路及觸發(fā)器的邏輯功能和外特性；掌握常用組合邏輯電路和時(shí)序電路的功能及分析方法，學(xué)會(huì)一般組合邏輯電路的設(shè)計(jì)方法（用SSI和MSI器件），學(xué)會(huì)同步計(jì)數(shù)器的設(shè)計(jì)方法；熟悉脈沖波形產(chǎn)生與變換電路的工作原理及其應(yīng)用；了解A/D，D/A電路及半導(dǎo)體存儲(chǔ)器、PLA器件的原理及其應(yīng)用。

（2）能力目標(biāo)：具有正確使用脈沖信號(hào)發(fā)生器、示波器等實(shí)驗(yàn)儀器的能力；具有查閱手冊(cè)合理選用大、中、小規(guī)模數(shù)字集成電路組件的能力；具有用邏輯思維方法分析常用數(shù)字電路邏輯功能的能力；具有數(shù)字電路設(shè)計(jì)初步的能力。

（3）素質(zhì)目標(biāo)：培養(yǎng)學(xué)生學(xué)習(xí)數(shù)字電路的興趣；培養(yǎng)學(xué)生團(tuán)結(jié)合作的意識(shí)，培養(yǎng)學(xué)生自己查找資料能力。

2、課程定位

《邏輯設(shè)計(jì)》是計(jì)算機(jī)應(yīng)用技術(shù)專業(yè)和電子信息類專業(yè)的一門(mén)重要硬件基礎(chǔ)課，其理論性和實(shí)踐性很強(qiáng)，尤其強(qiáng)調(diào)工程應(yīng)用。是現(xiàn)代電子技術(shù)、計(jì)算機(jī)硬件電路、通信電路、信息與自動(dòng)化技術(shù)的和集成電路設(shè)計(jì)的基礎(chǔ)。在高速發(fā)展的電子產(chǎn)業(yè)中數(shù)字電路具有較簡(jiǎn)單又容易集成。通過(guò)本課程學(xué)習(xí)，熟悉小中大規(guī)模數(shù)字集成電路分析與應(yīng)用，突出數(shù)字電子技術(shù)應(yīng)用性，獲得數(shù)字電子技術(shù)必要的基本理論基本知識(shí)和基本技能；了解數(shù)字電子技術(shù)的應(yīng)用和發(fā)展概況，為后繼課程及從事相關(guān)工程技術(shù)工作和科研與設(shè)計(jì)工作打下一定基礎(chǔ)。《邏輯設(shè)計(jì)》在電子信息專業(yè)課程的地位，表現(xiàn)在其先導(dǎo)課程為《電工電子技術(shù)》，要求學(xué)生掌握由分立元器件組成的電子電路的識(shí)別與檢測(cè)、與基本分析方法，掌握有關(guān)晶體管以及晶體管電路的分析方法等；其后續(xù)課程有《微機(jī)原理與接口技術(shù)》、《單片機(jī)技術(shù)應(yīng)用》、《EDA技術(shù)應(yīng)用》等。學(xué)習(xí)集成電路芯片在計(jì)算機(jī)及相關(guān)電子設(shè)備中的應(yīng)用與作用。

二、邏輯設(shè)計(jì)課程教學(xué)內(nèi)容

1、教學(xué)內(nèi)容選取依據(jù)

（1）以培養(yǎng)高素質(zhì)技能型人才為目標(biāo)，教學(xué)內(nèi)容選擇與組織突出“以能力為本位，以職業(yè)實(shí)踐為主線，以項(xiàng)目主體--任務(wù)貫穿”為總體設(shè)計(jì)要求，在內(nèi)容的選取上，首先立足于打好基礎(chǔ)。在確?；靖拍?、基本原理和基本教學(xué)方法的前提下，簡(jiǎn)化集成電路內(nèi)部結(jié)構(gòu)和工作原理的講述，減少小規(guī)模集成電路的內(nèi)容，盡可能多地介紹中大規(guī)模集成電路及其應(yīng)用。以能力培養(yǎng)為主線，以應(yīng)用為目的，突出思路與方法闡述，力求反映當(dāng)今數(shù)字電子技術(shù)的新發(fā)展。

（2）在教材內(nèi)容編排上精心組合，深入淺出，做到概念清晰，邏輯設(shè)計(jì)思想嚴(yán)謹(jǐn)。教學(xué)實(shí)施中注重重點(diǎn)突出，層次分明，相互銜接，邏輯性強(qiáng)，以利于教學(xué)做一體化的整合。在講義上力求簡(jiǎn)潔流暢，通俗易懂，便于學(xué)生自學(xué)。

（3）以實(shí)訓(xùn)項(xiàng)目為載體，采取任務(wù)驅(qū)動(dòng)教學(xué)做一體化的實(shí)施，體現(xiàn)理論指導(dǎo)實(shí)踐，實(shí)踐深化理論的素質(zhì)養(yǎng)成目的。

（4）依據(jù)各學(xué)習(xí)項(xiàng)目的內(nèi)容總量以及在該門(mén)課程中的地位分配各學(xué)習(xí)項(xiàng)目的課時(shí)數(shù)。

（5）知識(shí)學(xué)習(xí)程度用語(yǔ)主要使用“了解”、“理解”、“能”或“會(huì)”等用來(lái)表述?！傲私狻庇糜诒硎鍪聦?shí)性知識(shí)的學(xué)習(xí)程度，“理解”用于表述原理性知識(shí)的學(xué)習(xí)程度，“能”或“會(huì)”用于表述技能的學(xué)習(xí)程度。

2、教學(xué)具體內(nèi)容安排

表決器電路設(shè)計(jì)與制作，搶答器電路設(shè)計(jì)與制作，同步計(jì)數(shù)器電路設(shè)計(jì)與制作，方波發(fā)生器電路設(shè)計(jì)與制作，數(shù)字鐘電路設(shè)計(jì)與制作。

三、邏輯設(shè)計(jì)課程教學(xué)模式與手段

1、教材編寫(xiě)

教材編寫(xiě)體現(xiàn)項(xiàng)目課程的特色與設(shè)計(jì)思想，教材內(nèi)容體現(xiàn)先進(jìn)性、實(shí)用性，典型產(chǎn)品的選取科學(xué)，體現(xiàn)地區(qū)產(chǎn)業(yè)特點(diǎn)，具有可操作性。呈現(xiàn)方式圖文并茂，文字表述規(guī)范、正確、科學(xué)。

2、教學(xué)模式

采取項(xiàng)目教學(xué)，以工作任務(wù)為出發(fā)點(diǎn)來(lái)激發(fā)學(xué)生的學(xué)習(xí)興趣，教學(xué)過(guò)程中要注重創(chuàng)設(shè)教育情境，采取“教學(xué)做”一體化的教學(xué)模式，將知識(shí)、能力、素質(zhì)的培養(yǎng)緊密結(jié)合，進(jìn)一步加強(qiáng)職業(yè)教育教學(xué)改革研究，優(yōu)化完善我校應(yīng)用型人才培養(yǎng)體系。

3、教學(xué)方法

從教學(xué)手段、教案設(shè)計(jì)、教學(xué)思路、語(yǔ)言表述、教學(xué)資源等方面著手，對(duì)如何在課堂教學(xué)中提高學(xué)生的學(xué)習(xí)主動(dòng)性和興趣開(kāi)展教研。教學(xué)過(guò)程有進(jìn)行項(xiàng)目引導(dǎo)，任務(wù)貫穿，“提出問(wèn)題”、“引導(dǎo)思考”、“假設(shè)結(jié)論”、“探索求證”，把握課程的進(jìn)度，活躍課堂氣氛，使大多數(shù)學(xué)生能夠獲得盡可能大的收獲。采用“發(fā)現(xiàn)法”教學(xué)方式，使學(xué)生建立科學(xué)的思維方法與創(chuàng)新意識(shí)。學(xué)習(xí)內(nèi)容的掌握依賴于學(xué)習(xí)者的實(shí)踐，課程組加強(qiáng)了對(duì)教師教學(xué)及學(xué)生學(xué)習(xí)過(guò)程的管理；為使學(xué)生理解和有效掌握課程內(nèi)容，在堅(jiān)持課外習(xí)題練習(xí)、輔導(dǎo)答疑等教學(xué)環(huán)節(jié)的基礎(chǔ)上，增加隨堂練習(xí)、單元測(cè)驗(yàn)等即時(shí)性練習(xí)環(huán)節(jié)，督促學(xué)生復(fù)習(xí)和掌握已學(xué)知識(shí)點(diǎn)。

4、教學(xué)手段

充分利用掛圖、投影、多媒體等現(xiàn)代化手段，發(fā)揮網(wǎng)絡(luò)突破空間距離限制的優(yōu)勢(shì)，讓學(xué)生能夠最大限度的利用學(xué)習(xí)資源，自主地學(xué)習(xí)和提高，彌補(bǔ)課堂上未能及時(shí)消化吸收的部分內(nèi)容。教學(xué)過(guò)程中相應(yīng)教學(xué)班成立課程提高學(xué)習(xí)小組，任課教師課外指導(dǎo)該小組進(jìn)行拓展學(xué)習(xí)及課外科技活動(dòng)指導(dǎo)，達(dá)到因材施教的目的；一方面教師指導(dǎo)有興趣能力強(qiáng)的學(xué)生進(jìn)行課外學(xué)習(xí)，特別是對(duì)數(shù)字系統(tǒng)設(shè)計(jì)知識(shí)的答疑指導(dǎo)，為能力強(qiáng)的學(xué)生提供發(fā)展空間，解決因課時(shí)數(shù)限制而無(wú)法在課堂上深入講授特定工程應(yīng)用專題的矛盾。也加強(qiáng)了教師與學(xué)生的互動(dòng)，教師可以第一手了解學(xué)生對(duì)教學(xué)過(guò)程的反饋，改進(jìn)教學(xué)方法，利用學(xué)習(xí)好的學(xué)生帶動(dòng)整個(gè)班級(jí)的學(xué)習(xí)，促進(jìn)良好班風(fēng)學(xué)風(fēng)的形成。探討當(dāng)前教學(xué)環(huán)境下，培養(yǎng)學(xué)生課外學(xué)習(xí)能力的新模式。

5、課程資源的開(kāi)發(fā)與利用

整理并開(kāi)發(fā)具有職教特色的自編教材，編寫(xiě)學(xué)生實(shí)訓(xùn)指導(dǎo)用書(shū)，引導(dǎo)學(xué)生查閱網(wǎng)絡(luò)資源，要注重利用仿真軟件的輔助設(shè)計(jì)功用。

參考文獻(xiàn)

第8篇：數(shù)字集成電路設(shè)計(jì)范文

關(guān)鍵詞：集成電路EDA 課程改革 教學(xué)內(nèi)容

中圖分類號(hào)：G642.0 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)：1672-1578（2013）10-0029-01

1 引言

高職教育的目的是使學(xué)生獲得從事某個(gè)職業(yè)所需的實(shí)際技能和知識(shí)，具備進(jìn)入崗位所需的能力與資格，并且應(yīng)當(dāng)具備良好的職業(yè)道德和熟練的職業(yè)技能，走上職業(yè)崗位之后能夠勝任崗位，并有后續(xù)發(fā)展能力。然而，鑒于多方面因素，高職教育的教學(xué)質(zhì)量不斷下降，高職學(xué)生職業(yè)能力的欠缺直接影響了就業(yè)。因此，高職院校必須進(jìn)行課程改革，構(gòu)建符合高職教育規(guī)律、適應(yīng)高職課程的教學(xué)模式。下面，筆者就簡(jiǎn)單談?wù)勎以杭呻娐稥DA課程改革的情況。

2 課程定位

集成電路EDA技術(shù)是集成電路及電子系統(tǒng)設(shè)計(jì)的綜合技術(shù)，是現(xiàn)代科技創(chuàng)新和IC產(chǎn)業(yè)發(fā)展的關(guān)鍵技術(shù)。該課程作為高等職業(yè)院校微電子專業(yè)的一門(mén)重要的主干專業(yè)課程，緊扣專業(yè)理論和生產(chǎn)實(shí)踐需求，具有較強(qiáng)的崗位實(shí)踐操作技能，是電子類專業(yè)畢業(yè)生必須具備的專業(yè)技能之一；而且該課程能貫穿整個(gè)專業(yè)教學(xué)環(huán)節(jié)，掌握本課程能使學(xué)生更好地學(xué)習(xí)掌握其他專業(yè)課程。

3 課程設(shè)計(jì)理念

按照“基于工作過(guò)程”的課程開(kāi)發(fā)體系進(jìn)行課改，重視職業(yè)技能的訓(xùn)練，充分體現(xiàn)以應(yīng)用型技術(shù)人才為培養(yǎng)目標(biāo)；形成以行業(yè)需求為導(dǎo)向，以職業(yè)實(shí)踐為主線，“教、學(xué)、做一體化”的專業(yè)課程體系；構(gòu)建工學(xué)結(jié)合的高職課程開(kāi)發(fā)模式，落實(shí)“強(qiáng)化實(shí)踐、重在應(yīng)用”，著重 “職業(yè)能力” 培養(yǎng)的指導(dǎo)思想。通過(guò)典型的實(shí)踐項(xiàng)目課題，多樣化的教學(xué)方法，形成實(shí)踐教學(xué)和工作過(guò)程一體化、課堂與生產(chǎn)線一體化、實(shí)踐教學(xué)與培養(yǎng)崗位能力一體化，激發(fā)學(xué)生的學(xué)習(xí)興趣，引導(dǎo)學(xué)生將學(xué)到的知識(shí)應(yīng)用于實(shí)踐中，加強(qiáng)課程知識(shí)點(diǎn)的連接，充分體現(xiàn)EDA技術(shù)在電子電路實(shí)際設(shè)計(jì)中的應(yīng)用，使課程教學(xué)真正體現(xiàn)實(shí)踐性、應(yīng)用性。

4 改革目標(biāo)

目前，集成電路EDA設(shè)計(jì)工具主要市場(chǎng)份額為美國(guó)的Cadence、Synopsys和Mentor等少數(shù)企業(yè)所壟斷。我院該課程采用的是Tanner Pro 軟件，在教學(xué)過(guò)程中，以職業(yè)實(shí)踐為主線，通過(guò)課程改革，逐步實(shí)現(xiàn)“教、學(xué)、做一體化”的專業(yè)課程體系。通過(guò)對(duì)實(shí)用電路的設(shè)計(jì)，激發(fā)學(xué)生學(xué)習(xí)先進(jìn)的電子電路設(shè)計(jì)技術(shù)的興趣，使學(xué)生掌握集成電路設(shè)計(jì)和布局圖設(shè)計(jì)的基本方法，了解IC組件庫(kù)的電路模型、符號(hào)模型的設(shè)計(jì)方法；能熟練創(chuàng)建電路文件、版圖文件，生成網(wǎng)表文件，進(jìn)行電路仿真模擬，并熟悉電路與版圖對(duì)比方法；養(yǎng)成按規(guī)范進(jìn)行集成電路設(shè)計(jì)與應(yīng)用，并按照企業(yè)規(guī)范設(shè)計(jì)版圖的職業(yè)素養(yǎng)；培養(yǎng)了學(xué)生使用現(xiàn)代先進(jìn)設(shè)計(jì)工具的能力和團(tuán)隊(duì)溝通能力，為以后工作打下一定的基礎(chǔ)。

5 教學(xué)內(nèi)容

隨著IC 技術(shù)的發(fā)展，對(duì)集成電路EDA課程教學(xué)內(nèi)容提出了更高的要求。這次為適應(yīng)科學(xué)技術(shù)的發(fā)展以及對(duì)人才培養(yǎng)的要求，我們走訪企業(yè)、征求用人單位意見(jiàn)，特別聘請(qǐng)企業(yè)專家進(jìn)行技術(shù)指導(dǎo)，結(jié)合專業(yè)培養(yǎng)目標(biāo)和就業(yè)崗位群，我們對(duì)EDA課程的教學(xué)進(jìn)行了修訂，教學(xué)內(nèi)容進(jìn)行了調(diào)整和充實(shí)。

為加強(qiáng)對(duì)學(xué)生實(shí)踐能力、創(chuàng)新能力和工程實(shí)踐能力的培養(yǎng)，將EDA技術(shù)理論和實(shí)訓(xùn)課單獨(dú)開(kāi)設(shè)，促進(jìn)了對(duì)學(xué)生實(shí)際動(dòng)手能力和分析、設(shè)計(jì)能力的培養(yǎng)。為了培養(yǎng)學(xué)生的創(chuàng)新能力，我們加重了設(shè)計(jì)性實(shí)驗(yàn)、綜合實(shí)驗(yàn)的分量，加強(qiáng)各種實(shí)踐環(huán)節(jié)，使學(xué)生通過(guò)理論課程的學(xué)習(xí)和實(shí)訓(xùn)課程的實(shí)踐，基本掌握EDA技術(shù)，再通過(guò)相應(yīng)的課程設(shè)計(jì)將理論用于實(shí)踐，將理論與設(shè)計(jì)融為一體，使學(xué)生在畢業(yè)設(shè)計(jì)中，既能提高運(yùn)用所學(xué)知識(shí)進(jìn)行設(shè)計(jì)的能力，又能在這一過(guò)程中體會(huì)到理論設(shè)計(jì)與實(shí)際實(shí)現(xiàn)中的距離，鍛煉了學(xué)生分析問(wèn)題、解決問(wèn)題能力。

6 課程改革中的重點(diǎn)、難點(diǎn)及解決辦法

課改的重點(diǎn)：“基于工作過(guò)程”的項(xiàng)目式課程開(kāi)發(fā)

難點(diǎn)：項(xiàng)目式教學(xué)內(nèi)容的確定，教材、教學(xué)設(shè)備的準(zhǔn)備，學(xué)生對(duì)實(shí)際生產(chǎn)環(huán)境和生產(chǎn)過(guò)程的體驗(yàn)和學(xué)習(xí)，工程實(shí)際應(yīng)用的系統(tǒng)設(shè)計(jì)。

解決方法：（1）采用全新的教學(xué)理念和教學(xué)方式，以“必須”“夠用”的原則組織教學(xué)內(nèi)容，將教學(xué)與EDA工程技術(shù)有機(jī)結(jié)合，設(shè)計(jì)由淺入深的實(shí)驗(yàn)項(xiàng)目，以實(shí)現(xiàn)良好的教學(xué)效果。（2）根據(jù)課程實(shí)踐性強(qiáng)的特點(diǎn)，加強(qiáng)實(shí)驗(yàn)室建設(shè)，提倡學(xué)生進(jìn)行自主教學(xué)活動(dòng)。（3）多方面綜合考慮，全面優(yōu)化教學(xué)效果。（4）加強(qiáng)校企合作，提高授課教師的理論水平和工程實(shí)踐能力，讓學(xué)生進(jìn)入企業(yè)進(jìn)行生產(chǎn)實(shí)習(xí)，將教學(xué)、實(shí)驗(yàn)和科研緊密結(jié)合。

7 教學(xué)方法與手段

EDA技術(shù)涉及面廣、實(shí)踐性強(qiáng)，對(duì)教師和學(xué)生的要求較高。在EDA技術(shù)教學(xué)方法上，我們改變了過(guò)去以教師為中心、以課堂講授為主、以傳授知識(shí)為基本目的的傳統(tǒng)教學(xué)模式。采用教師講授與學(xué)生實(shí)踐相結(jié)合，理論知識(shí)與現(xiàn)實(shí)工程問(wèn)題相結(jié)合的靈活的教學(xué)方式，留給學(xué)生充分的思考和實(shí)踐時(shí)間，鼓勵(lì)學(xué)生勤于思考，把握問(wèn)題實(shí)質(zhì)，不斷提高自己解決實(shí)際問(wèn)題的能力。把“教、學(xué)、做”一體化，體現(xiàn)到實(shí)處。

講課時(shí)突出重點(diǎn)、難點(diǎn)，注重知識(shí)點(diǎn)重組。教學(xué)中引入大量的EDA實(shí)際例題，重視培養(yǎng)學(xué)生的運(yùn)用知識(shí)，解決實(shí)際問(wèn)題的能力，充分調(diào)動(dòng)了學(xué)生的學(xué)習(xí)積極性。

實(shí)踐表明，采用多元化的教學(xué)方法可以取得較好的效果。多元化教學(xué)方法包括：（1）交互討論教學(xué)法；（2）目標(biāo)驅(qū)動(dòng)教學(xué)法；（3）開(kāi)放式自主實(shí)踐；（4）課外興趣小組；（5） 鼓勵(lì)學(xué)生參與大學(xué)生創(chuàng)新活動(dòng)。

在課堂教學(xué)中，讓學(xué)生多實(shí)踐，多動(dòng)腦、勤思考，才能發(fā)揮他們的學(xué)習(xí)主動(dòng)性，起到良好的教學(xué)效果。

8 結(jié)語(yǔ)

通過(guò)課程改革，改變了常規(guī)的教學(xué)模式，以學(xué)生為主，教師為輔，再結(jié)合多種教學(xué)方式，以激發(fā)學(xué)生的學(xué)習(xí)興趣，提高學(xué)生的學(xué)習(xí)能動(dòng)性，并且重視學(xué)生的理論與實(shí)踐的結(jié)合能力，使學(xué)生深切感受到學(xué)有所用，大大提高了集成電路EDA課程的教學(xué)效果。

參考文獻(xiàn)：

第9篇：數(shù)字集成電路設(shè)計(jì)范文

關(guān)鍵詞：EDA；數(shù)字電路課程設(shè)計(jì)；多功能數(shù)字鐘

1.EDA技術(shù)[1]

EDA技術(shù)即電子設(shè)計(jì)自動(dòng)化技術(shù)，英文全稱Electronic Design Automation，它是以功能強(qiáng)大的計(jì)算機(jī)為工具，在EDA軟件平臺(tái)上，對(duì)以硬件描述語(yǔ)言HDL為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)完成邏輯編譯、簡(jiǎn)化、分割、綜合、布局布線及邏輯優(yōu)化、仿真測(cè)試的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過(guò)程。

利用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)，具有以下幾個(gè)特點(diǎn)：

（1）用軟件的方式設(shè)計(jì)硬件，且用軟件的方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由相關(guān)的開(kāi)發(fā)軟件自動(dòng)完成的；

（2）設(shè)計(jì)過(guò)程可用相關(guān)軟件進(jìn)行各種仿真；

（3）系統(tǒng)可現(xiàn)場(chǎng)編程，在線升級(jí)；

（4）整個(gè)系統(tǒng)可以集成在一個(gè)芯片上，具有體積小、功耗低及可靠性高的特點(diǎn)。

2.用EDA技術(shù)改進(jìn)數(shù)字電路課程設(shè)計(jì)的必要性

數(shù)字電路課程設(shè)計(jì)是建立在數(shù)字電子技術(shù)基礎(chǔ)上的一門(mén)綜合實(shí)踐性課程[2]，有利于培養(yǎng)學(xué)生的系統(tǒng)綜合能力和創(chuàng)新能力，對(duì)提高辦學(xué)檔次，滿足社會(huì)對(duì)高素質(zhì)人才的需求，培養(yǎng)學(xué)生對(duì)未來(lái)社會(huì)的適應(yīng)能力都是受益匪淺的。通過(guò)這一課程的學(xué)習(xí)，學(xué)生能夠熟練地利用EDA技術(shù)掌握較復(fù)雜數(shù)字系統(tǒng)的設(shè)計(jì)方法，進(jìn)一步增強(qiáng)學(xué)生分析問(wèn)題、解決問(wèn)題的能力，充分挖崛和激發(fā)學(xué)生的創(chuàng)新潛能。

目前在數(shù)字電路實(shí)踐教學(xué)中，大部分學(xué)校仍然采用中小規(guī)模的集成電路來(lái)實(shí)現(xiàn)設(shè)計(jì)功能，當(dāng)設(shè)計(jì)的系統(tǒng)比較復(fù)雜，需要多個(gè)集成芯片和大量連線時(shí)，就增加了設(shè)計(jì)電路板的難度和故障調(diào)試難度，延長(zhǎng)了設(shè)計(jì)周期，降低了學(xué)生的學(xué)習(xí)興趣；同時(shí)，常用中小規(guī)模集成芯片的大量重復(fù)使用也大大增加了設(shè)計(jì)成本；因此，在數(shù)字電路課程設(shè)計(jì)中引入EDA技術(shù)，采用當(dāng)前國(guó)際先進(jìn)的設(shè)計(jì)方法和理念，改革傳統(tǒng)的課程設(shè)計(jì)方法，已經(jīng)成為一種趨勢(shì)[3]。用中小規(guī)模集成電路設(shè)計(jì)的數(shù)字系統(tǒng)存在以上諸多缺點(diǎn)，而運(yùn)用EDA技術(shù)、可編程邏輯器件設(shè)計(jì)數(shù)字系統(tǒng)就成為行之有效的方法。這種設(shè)計(jì)方法從系統(tǒng)總體要求出發(fā)，自上而下地將設(shè)計(jì)細(xì)化，將功能具體化、模塊化；直到最低層的模塊適合用硬件描述語(yǔ)言或原理圖描述為止，最后形成數(shù)字系統(tǒng)的頂層文件；再經(jīng)EDA軟件的自動(dòng)處理而完成設(shè)計(jì)。

QuartusII是Altera公司的第四代EDA開(kāi)發(fā)軟件，此軟件提供了一種與結(jié)構(gòu)無(wú)關(guān)的全集成化環(huán)境，將設(shè)計(jì)、綜合、布局和布線、系統(tǒng)的驗(yàn)證都整合到一個(gè)無(wú)縫的環(huán)境中，使設(shè)計(jì)者能方便地對(duì)Altera公司的PLD系列產(chǎn)品進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程。是應(yīng)用廣泛的EDA開(kāi)發(fā)軟件之一。CPLD/FPGA通稱為可編程邏輯器件，其中FPGA是英文Field Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程邏輯器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。目前，QuartusII開(kāi)發(fā)軟件和CPLD/FPGA器件作為EDA開(kāi)發(fā)工具被越來(lái)越廣泛的應(yīng)用到大型數(shù)字系統(tǒng)的設(shè)計(jì)中。

3. EDA技術(shù)在數(shù)字電路課程設(shè)計(jì)中的應(yīng)用

多功能數(shù)字電子鐘的設(shè)計(jì)是數(shù)字電路設(shè)計(jì)中的一個(gè)典型應(yīng)用，用中小規(guī)模集成電路實(shí)現(xiàn)時(shí)，用到的器件較多，連線比較復(fù)雜，可靠性差。下面就以基于ALTERA公司的FPGA器件CycloneII240C8芯片和QuartusII9.0EDA開(kāi)發(fā)系統(tǒng)進(jìn)行多功能數(shù)字鐘的設(shè)計(jì)為例來(lái)介紹數(shù)字電路系統(tǒng)的一般設(shè)計(jì)方法。運(yùn)用此種方法進(jìn)行課程設(shè)計(jì)時(shí)，需要先掌握QuartusII軟件開(kāi)發(fā)環(huán)境的使用和硬件描述語(yǔ)言VHDL語(yǔ)言的編程，掌握相關(guān)CPLD/FPGA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)的使用。

（一）數(shù)字鐘的設(shè)計(jì)要求

（1）具有時(shí)，分，秒計(jì)數(shù)顯示功能，以24小時(shí)循環(huán)計(jì)時(shí)，由6個(gè)7段共陰極數(shù)碼管顯示；

（2）能夠通過(guò)手動(dòng)按鍵實(shí)現(xiàn)清零和調(diào)節(jié)小時(shí)、分鐘功能；

（3）具有整點(diǎn)報(bào)時(shí)功能，當(dāng)時(shí)鐘計(jì)數(shù)為59’51”、59’53”、59’55”、59’57”時(shí)，揚(yáng)聲器發(fā)出頻率為1024Hz的聲音，在59’59”即到整點(diǎn)時(shí)，揚(yáng)聲器發(fā)出最后一聲整點(diǎn)報(bào)時(shí)，頻率為4096Hz。

（4）用VHDL語(yǔ)言來(lái)完成上述電路功能的軟件設(shè)計(jì)和軟件仿真，仿真結(jié)果正確后，在實(shí)驗(yàn)系統(tǒng)上進(jìn)行由硬件電路的下載和調(diào)試。

（二）數(shù)字鐘的設(shè)計(jì)方案

多功能數(shù)字鐘電路的系統(tǒng)結(jié)構(gòu)框圖如圖1所示，由系統(tǒng)時(shí)鐘、控制電路、秒計(jì)數(shù)器、分計(jì)數(shù)器、小時(shí)計(jì)數(shù)器、譯碼器、顯示器和揚(yáng)聲器組成；控制電路負(fù)責(zé)控制計(jì)數(shù)器計(jì)時(shí)、校時(shí)和揚(yáng)聲器報(bào)時(shí)，譯碼器將各計(jì)數(shù)器輸出的BCD碼計(jì)數(shù)值轉(zhuǎn)換成七段碼送到顯示器，顯示器顯示時(shí)、分、秒計(jì)時(shí)結(jié)果。

介于所使用的實(shí)驗(yàn)系統(tǒng)中有現(xiàn)成的譯碼器和顯示器部分硬件電路，故只對(duì)圖1所示控制電路和時(shí)、分、秒計(jì)數(shù)器模塊進(jìn)行軟件設(shè)計(jì)，由VHDL語(yǔ)言編寫(xiě)源代碼來(lái)實(shí)現(xiàn)。

（三）數(shù)字鐘的實(shí)現(xiàn)

在設(shè)計(jì)過(guò)程中采用層次化設(shè)計(jì)方法進(jìn)行設(shè)計(jì)，編寫(xiě)源程序，為了簡(jiǎn)化設(shè)計(jì)把控制計(jì)時(shí)和調(diào)時(shí)部分功能放到計(jì)數(shù)模塊中，報(bào)時(shí)部分專門(mén)用一個(gè)模塊，故將數(shù)字鐘的實(shí)現(xiàn)分成秒、分、時(shí)三個(gè)計(jì)數(shù)模塊和一個(gè)報(bào)時(shí)模塊構(gòu)成，報(bào)時(shí)模塊同時(shí)完成對(duì)報(bào)時(shí)輸入信號(hào)的分頻。

通過(guò)系統(tǒng)分析論證后，在QuartusII9.0環(huán)境下，用VHDL硬件編程語(yǔ)言編寫(xiě)數(shù)字鐘的報(bào)時(shí)模塊、秒計(jì)數(shù)模塊、分計(jì)數(shù)模塊和時(shí)計(jì)數(shù)模塊源代碼，即分別對(duì)應(yīng)alert.vhd、second.vhd、minute.vhd、hour.vhd文本文件，對(duì)這四個(gè)模塊分別進(jìn)行編譯、綜合和仿真測(cè)試無(wú)誤后，生成這四個(gè)模塊的符號(hào)圖，最后通過(guò)原理圖連接的方式把以上各模塊生成的圖形符號(hào)連在一起形成頂層的原理圖，實(shí)現(xiàn)多功能的數(shù)字鐘。下面給出通過(guò)原理圖的形式所設(shè)計(jì)的頂層原理圖如圖2所示，頂層設(shè)計(jì)文件為clock.bdf，頂層實(shí)體圖如圖3所示，當(dāng)然也可以通過(guò)元件例化語(yǔ)句來(lái)生成頂層實(shí)體。

（四）功能仿真與下載

以上各個(gè)模塊設(shè)計(jì)好以后，都可以利用軟件進(jìn)行仿真，得到正確的功能仿真結(jié)果后，在頂層的設(shè)計(jì)中調(diào)用各功能模塊，完成頂層原理圖或?qū)嶓w的設(shè)計(jì)，最后針對(duì)頂層的實(shí)體再進(jìn)行功能仿真，仿真結(jié)果如圖4所示，從仿真結(jié)果的部分截圖中可以得到該數(shù)字鐘能夠?qū)崿F(xiàn)正常計(jì)時(shí)的功能。

仿真正確后，選定好所選用的實(shí)驗(yàn)系統(tǒng)的配置芯片，鎖定引腳，完成引腳配置，重新進(jìn)行編譯綜合后，即可生成下載文件clock.sof，將此文件下載到選定的目標(biāo)芯片，接上器件，完成整個(gè)系統(tǒng)的設(shè)計(jì)。經(jīng)過(guò)在杭州康芯電子有限公司生產(chǎn)的GW48EDA/SOPC實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)下載驗(yàn)證，該設(shè)計(jì)完全符合數(shù)字鐘的功能要求。

4.結(jié)束語(yǔ)

通過(guò)將EDA技術(shù)應(yīng)用于數(shù)字電路課程設(shè)計(jì)提升了學(xué)生對(duì)數(shù)字電路的認(rèn)識(shí)，在設(shè)計(jì)過(guò)程中可以預(yù)先進(jìn)行仿真，仿真有誤可以修改設(shè)計(jì)，在這個(gè)過(guò)程中不必搭接電路，做到有錯(cuò)就隨時(shí)修改，不用擔(dān)心設(shè)計(jì)實(shí)驗(yàn)失敗的風(fēng)險(xiǎn)。通過(guò)EDA技術(shù)不僅可以很好地鍛煉學(xué)生的綜合設(shè)計(jì)開(kāi)發(fā)能力和動(dòng)手能力，從而激發(fā)他們的學(xué)習(xí)興趣，還可以大大節(jié)約數(shù)字電路課程設(shè)計(jì)實(shí)驗(yàn)的成本，提高設(shè)計(jì)效率，培養(yǎng)了他們解決問(wèn)題的綜合能力，因此，使用EDA技術(shù)必將是數(shù)字電路實(shí)踐課程改革的新動(dòng)向。

參考文獻(xiàn)

[1] 潘松，黃繼業(yè). EDA技術(shù)實(shí)用教程.北京：科學(xué)出版社，2010.