集成電路版圖設計精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的集成電路版圖設計主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：集成電路版圖設計范文

關鍵詞：JFET；運算放大器；版圖設計；可靠性

0 引言

該JFET輸入運算放大器主要用在高速積分器、快速D/A轉換器、采樣-保持等電路中，其關鍵技術指標是高精度、高速和高可靠。作為集成電路設計流程中最重要的一個環(huán)節(jié)，芯片版圖的設計將是提高電路精度、成品率和可靠性的關鍵因素。

1 芯片功能及原理圖

本文設計的JFET輸入雙運算放大器輸入偏置電流最大200pA，失調電流最大50pA，失調電壓最大2mV，共模抑制比最小85dB，電源抑制比最小85dB，電壓增益最小90dB，轉換速率最小10V/μs，增益帶寬積最小4.5MHz。電路由失調調零電路、輸入ESD保護電路、偏置電路、差分輸入電路、電壓放大電路、輸出擴流電路、保護電路組成。電路原理圖如圖1所示。

2 芯片版圖設計

2.1 芯片版圖的平面設計

本文設計的JFET輸入雙運算放大器最大的熱源就是輸出擴流電路，為了保證電路精度，降低溫度對輸入部分的影響，應該將差分輸入電路遠離輸出擴流電路；保護電路需要測量輸出管的電流和結溫（主要是電流），因此需把它放在貼近輸出擴流電路的位置；電路失調調零電路考慮到電路中測應放在芯片邊緣；偏置電路采用正溫度系數的擴散電阻和負溫度系數的齊納二極管串聯，基本消除了溫度的影響，可以放在輸出擴流電路邊上，同時降低了溫度對差分輸入電路的影響。

考慮到電路的高可靠性能，在電路的輸入、輸出、電源端均加上ESD保護電路，提高電路抗靜電等級。

綜上所述，結合具體布線情況，得出了芯片版圖的整體布局，如圖2所示。

2.2 主要模塊及元器件版圖設計

本設計采用4μm雙極對通隔離兼容JFET工藝，單層金屬布線，共15次光刻版，全部采用負膠接觸光刻。最小特征尺寸為4μm，外延層厚度12μm，電阻率3Ω?cm，基區(qū)結深2.5～3.0μm。

2.2.1 標準元器件版圖設計

本設計中用到的標準元件主要有P溝道JFET、外延型JFET，小功率npn晶體管、橫向pnp管、電阻、電容。P溝道JFET溝道長度設計為10μm。外延型JFET溝道寬度設計為32μm。小功率npn晶體管發(fā)射區(qū)下限尺寸主要受光刻精度的限制，小于4mA的npn晶體管發(fā)射區(qū)為φ22μm圓形，發(fā)射極電流按0.1mA/μm計算【1】；4～25mA的npn晶體管發(fā)射區(qū)設計為200μm×18μm的矩形?？v向pnp晶體管發(fā)射區(qū)設計為350μm×30μm的矩形，同時在發(fā)射區(qū)做重摻雜，提高縱向pnp管的大電流增益。橫向pnp管基區(qū)寬度設計為14μm。

另外，設計時還采用了發(fā)射極鋁層大面積覆蓋（過EB結勢壘區(qū)），以減少表面復合，提高npn管和橫向pnp管的小電流放大倍數【1】。

本設計中采用的電阻主要有基區(qū)電阻和高硼注入電阻。對于精度要求高、匹配性好的電阻采用基區(qū)電阻，如差分輸入端要求精確匹配的電阻。為了保證電阻的精度和好的匹配性，設計時盡量避免彎頭的出現。其余要求不高且阻值較大的電阻采用高B注入電阻，為了形成可靠的歐姆接觸，在接觸孔下的擴散區(qū)做了重摻雜。

電容器的設計采用MIS電容器，考慮電路對轉換速率的要求，電容面積按2pF/10000μm2計算。

2.2.2 差分輸入電路的版圖設計

差分輸入電路的精度是影響JFET輸入運算放大器的最主要因素。因此，在版圖設計時除了合適的布局外，還要充分考慮到該部分電路所用元器件的匹配性，設計時主要采用以下匹配原則：（1）JFET采用統(tǒng)一的幾何形狀，放置在最相鄰的位置，采用共質心拓撲結構交叉耦合的版圖設計【2】；（2）JFET所屬隔離島實行N+重摻雜，保證隔離島等電位，減小JFET表面漏電；（3）npn晶體管發(fā)射區(qū)采用φ22μm圓形結構，放置在JFET邊上，采用交叉耦合的版圖設計，減小輸入級有源負載失配對失調的影響；（4）匹配好的JFET遠離芯片熱源，放置在芯片的對稱軸上；（5）所用電阻均為基區(qū)電阻，條寬為20μm。采用上述原則設計出如下結構：

經布局規(guī)劃，模塊實現和版圖優(yōu)化，得到芯片的整體版圖（圖4），芯片版圖尺寸為：3380μm×1860μm。

3 流片結果及分析

芯片版圖經總體布局、布線設計完成后，對版圖進行了DRC和LVS檢查，并在流片廠雙極對通隔離兼容JFET工藝線成功流片，芯片圖形如圖5所示。

表1是該運算放大器樣品的上機測試參數與國外同型號產品對比結果。從表1可以看出，該運算放大器達到了國外同型號產品的參數要求（實測時TI公司同類產品IB為100pA左右，Linear Technology公司同類產品IB為150pA左右），可以替代進口的同型產品。

4 結語

為了實現高精度、高速、高可靠運算放大器，本文設計出了一種輸入級完全對稱的版圖結構。芯片版圖經總體布局、布線設計完成，并在流片廠成功流片。結果表明，該芯片的性能指標優(yōu)于國內同型產品，版圖設計很好地實現了電路功能，初測芯片的成品率達90%。

參考文獻：

第2篇：集成電路版圖設計范文

關鍵詞：IP技術 模擬集成電路 流程

中圖分類號：TP3 文獻標識碼：A 文章編號：1674-098X（2013）03（b）-00-02

1 模擬集成電路設計的意義

當前以信息技術為代表的高新技術突飛猛進。以信息產業(yè)發(fā)展水平為主要特征的綜合國力競爭日趨激烈，集成電路（IC，Integrated circuit）作為當今信息時代的核心技術產品，其在國民經濟建設、國防建設以及人類日常生活的重要性已經不言

而喻。

集成電路技術的發(fā)展經歷了若干發(fā)展階段。20世紀50年代末發(fā)展起來的屬小規(guī)模集成電路（SSI），集成度僅100個元件；60年展的是中規(guī)模集成電路（MSI），集成度為1000個元件；70年代又發(fā)展了大規(guī)模集成電路，集成度大于1000個元件；70年代末進一步發(fā)展了超大規(guī)模集成電路（LSI），集成度在105個元件；80年代更進一步發(fā)展了特大規(guī)模集成電路，集成度比VLSI又提高了一個數量級，達到106個元件以上。這些飛躍主要集中在數字領域。

（1）自然界信號的處理：自然界的產生的信號，至少在宏觀上是模擬量。高品質麥克風接收樂隊聲音時輸出電壓幅值從幾微伏變化到幾百微伏。視頻照相機中的光電池的電流低達每毫秒幾個電子。地震儀傳感器產生的輸出電壓的范圍從地球微小振動時的幾微伏到強烈地震時的幾百毫伏。由于所有這些信號都必須在數字領域進行多方面的處理，所以我們看到，每個這樣的系統(tǒng)都要包含一個模一數轉換器（AD，C）。

（2）數字通信：由于不同系統(tǒng)產生的二進制數據往往要傳輸很長的距離。一個高速的二進制數據流在通過一個很長的電纜后，信號會衰減和失真，為了改善通信質量，系統(tǒng)可以輸入多電平信號，而不是二進制信號?，F代通信系統(tǒng)中廣泛采用多電平信號，這樣，在發(fā)射器中需要數一模轉換器（DAC）把組合的二進制數據轉換為多電平信號，而在接收器中需要使用模一數轉換器（ADC）以確定所傳輸的電平。

（3）磁盤驅動電子學計算機硬盤中的數據采用磁性原理以二進制形式存儲。然而，當數據被磁頭讀取并轉換為電信號時，為了進一步的處理，信號需要被放大、濾波和數字化。

（4）無線接收器：射頻接收器的天線接收到的信號，其幅度只有幾微伏，而中心頻率達到幾GHz。此外，信號伴隨很大的干擾，因此接收器在放大低電平信號時必須具有極小噪聲、工作在高頻并能抑制大的有害分量。這些都對模擬設計有很大的挑戰(zhàn)性。

（5）傳感器：機械的、電的和光學的傳感器在我們的生活中起著重要的作用。例如，視頻照相機裝有一個光敏二極管陣列，以將像點轉換為電流；超聲系統(tǒng)使用聲音傳感器產生一個與超聲波形幅度成一定比例的電壓。放大、濾波和A/D轉換在這些應用中都是基本的功能。

（6）微處理器和存儲器：大量模擬電路設計專家參與了現代的微處理器和存儲器的設計。許多涉及到大規(guī)模芯片內部或不同芯片之間的數據和時鐘的分布和時序的問題要求將高速信號作為模擬波形處理。而且芯片上信號間和電源間互連中的非理想性以及封裝寄生參數要求對模擬電路設計有一個完整的理解。半導體存儲器廣泛使用的高速/讀出放大器0也不可避免地要涉及到許多模擬技術。因此人們經常說高速數字電路設計實際上是模擬電路的

設計。

2 模擬集成電路設計流程概念

在集成電路工藝發(fā)展和市場需求的推動下，系統(tǒng)芯片SOC和IP技術越來越成為IC業(yè)界廣泛關注的焦點。隨著集成技術的不斷發(fā)展和集成度的迅速提高，集成電路芯片的設計工作越來越復雜，因而急需在設計方法和設計工具這兩方面有一個大的變革，這就是人們經常談論的設計革命。各種計算機輔助工具及設計方法學的誕生正是為了適應這樣的要求。

一方面，面市時間的壓力和新的工藝技術的發(fā)展允許更高的集成度，使得設計向更高的抽象層次發(fā)展，只有這樣才能解決設計復雜度越來越高的問題。數字集成電路的發(fā)展證明了這一點：它很快的從基于單元的設計發(fā)展到基于模塊、IP和IP復用的

設計。

另一方面，工藝尺寸的縮短使得設計向相反的方向發(fā)展：由于物理效應對電路的影響越來越大，這就要求在設計中考慮更低層次的細節(jié)問題。器件數目的增多、信號完整性、電子遷移和功耗分析等問題的出現使得設計日益復雜。

3 模擬集成電路設計流程

3.1 模擬集成電路設計系統(tǒng)環(huán)境

集成電路的設計由于必須通過計算機輔助完成整個過程，所以對軟件和硬件配置都有較高的要求。

（1）模擬集成電路設計EDA工具種類及其舉例

設計資料庫―Cadence Design Framework11

電路編輯軟件―Text editor/Schematic editor

電路模擬軟件―Spectre，HSPICE，Nanosim

版圖編輯軟件―Cadence virtuoso，Laker

物理驗證軟件―Diva，Dracula，Calibre，Hercules

（2）系統(tǒng)環(huán)境

工作站環(huán)境；Unix-Based作業(yè)系統(tǒng)；由于EDA軟件的運行和數據的保存需要穩(wěn)定的計算機環(huán)境，所以集成電路的設計通常采用Unix-Based的作業(yè)系統(tǒng)，如圖1所示的工作站系統(tǒng)。現在的集成電路設計都是團隊協(xié)作完成的，甚至工程師們在不同的地點進行遠程協(xié)作設計。EDA軟件、工作站系統(tǒng)的資源合理配置和數據庫的有效管理將是集成電路設計得以完成的重要保障。

3.2 模擬集成電路設計流程概述

根據處理信號類型的不同，集成電路一般可以分為數字電路、模擬電路和數模混合集成電路，它們的設計方法和設計流程是不同的，在這部分和以后的章節(jié)中我們將著重講述模擬集成電路的設計方法和流程。模擬集成電路設計是一種創(chuàng)造性的過程，它通過電路來實現設計目標，與電路分析剛好相反。電路的分析是一個由電路作為起點去發(fā)現其特性的過程。電路的綜合或者設計則是從一套期望的性能參數開始去尋找一個令人滿意的電路，對于一個設計問題，解決方案可能不是唯一的，這樣就給予了設計者去創(chuàng)造的機會。

模擬集成電路設計包括若干個階段，設計模擬集成電路一般的過程。

（l）系統(tǒng)規(guī)格定義；（2）電路設計；（3）電路模擬；（4）版圖實現；（5）物理驗證；（6）參數提取后仿真；（7）可靠性分析；（8）芯片制造；（9）測試。

除了制造階段外，設計師應對其余各階段負責。設計流程從一個設計構思開始，明確設計要求和進行綜合設計。為了確認設計的正確性，設計師要應用模擬方法評估電路的性能。

這時可能要根據模擬結果對電路作進一步改進，反復進行綜合和模擬。一旦電路性能的模擬結果能滿足設計要求就進行另一個主要設計工作―電路的幾何描述（版圖設計）。版圖完成并經過物理驗證后需要將布局、布線形成的寄生效應考慮進去再次進行計算機模擬。如果模擬結果也滿足設計要求就可以進行制造了。

3.3 模擬集成電路設計流程分述

（1）系統(tǒng)規(guī)格定義

這個階段系統(tǒng)工程師把整個系統(tǒng)和其子系統(tǒng)看成是一個個只有輸入輸出關系的/黑盒子，不僅要對其中每一個進行功能定義，而且還要提出時序、功耗、面積、信噪比等性能參數的范圍要求。

（2）電路設計

根據設計要求，首先要選擇合適的工藝制程；然后合理的構架系統(tǒng)，例如并行的還是串行的，差分的還是單端的；依照架構來決定元件的組合，例如，電流鏡類型還是補償類型；根據交、直流參數決定晶體管工作偏置點和晶體管大小；依環(huán)境估計負載形態(tài)和負載值。由于模擬集成電路的復雜性和變化的多樣性，目前還沒有EDA廠商能夠提供完全解決模擬集成電路設計自動化的工具，此環(huán)節(jié)基本上通過手工計算來完成的。

（3）電路模擬

設計工程師必須確認設計是正確的，為此要基于晶體管模型，借助EDA工具進行電路性能的評估，分析。在這個階段要依據電路仿真結果來修改晶體管參數；依制程參數的變異來確定電路工作的區(qū)間和限制；驗證環(huán)境因素的變化對電路性能的影響；最后還要通過仿真結果指導下一步的版圖實現，例如，版圖對稱性要求，電源線的寬度。

（4）版圖實現

電路的設計及模擬決定電路的組成及相關參數，但并不能直接送往晶圓代工廠進行制作。設計工程師需提供集成電路的物理幾何描述稱為版圖。這個環(huán)節(jié)就是要把設計的電路轉換為圖形描述格式。模擬集成電路通常是以全定制方法進行手工的版圖設計。在設計過程中需要考慮設計規(guī)則、匹配性、噪聲、串擾、寄生效應、防門鎖等對電路性能和可制造性的影響。雖然現在出現了許多高級的全定制輔助設計方法，仍然無法保證手工設計對版圖布局和各種效應的考慮全面性。

（5）物理驗證

版圖的設計是否滿足晶圓代工廠的制造可靠性需求？從電路轉換到版圖是否引入了新的錯誤？物理驗證階段將通過設計規(guī)則檢查（DRC，Design Rule Cheek）和版圖網表與電路原理圖的比對（VLS，Layout Versus schematic）解決上述的兩類驗證問題。幾何規(guī)則檢查用于保證版圖在工藝上的可實現性。它以給定的設計規(guī)則為標準，對最小線寬、最小圖形間距、孔尺寸、柵和源漏區(qū)的最小交疊面積等工藝限制進行檢查。版圖網表與電路原理圖的比對用來保證版圖的設計與其電路設計的匹配。VLS工具從版圖中提取包含電氣連接屬性和尺寸大小的電路網表，然后與原理圖得到的網表進行比較，檢查兩者是否一致。

參考文獻

第3篇：集成電路版圖設計范文

關鍵詞：ASIC；設計流程；數字集成電路

中圖分類號：TN742 文獻標識碼：A 文章編號：1674-7712 (2012) 16-0028-02

進入21世紀以后，通信技術的發(fā)展與人民生活需求的不斷增長，導致集成電路的需求出現井噴式的增長。集成電路分為專用集成電路和通用集成電路。相比通用集成電路，專用集成電路面向特定用戶，品種多，批量少，需求設計和生產周期短，同時功耗更低，重量更輕，體積更小，性能更好，成本更低等優(yōu)點。因此涌現出來一大批數字集成電路（簡稱ASIC）設計公司。其中，北京的微電子集成產業(yè)園和上海的張江微電子園集中了國內很多的芯片設計（簡稱IC設計）公司和國外頂尖IC設計公司駐中國研發(fā)部。而專用集成電路是現在集成電路設計的研究熱點。包含有數字集成電路（簡稱ASIC）設計、模擬ASIC設計、數?；旌螦SIC設計、射頻ASIC設計等類型。本論文研究集成電路中最為廣泛的數字ASIC設計。ASIC設計過程總共分為5個階段，分別為：項目策劃、總體設計、詳細設計與可測性設計、時序驗證與版圖設計、流片與整理。這5個階段以文檔的遞交作為完成階段性完成任務的分界點。本論文也將以此5個階段為主線進行研究和討論。

一、項目策劃

在集成電路設計的第一個階段是項目策劃。這就需要開發(fā)團隊在正式進入是實質性研發(fā)階段之前，需要對該產品潛在的市場需求進行調研。根據調研的結果，做出可行性報告。將此可行性報告提交市場和研發(fā)部門進行論證，討論該產品研發(fā)的正確性與否。如果可行，則寫項目任務書，用以給出明確的產品性能的大致說明，項目進度、研發(fā)周期管理等的。

二、總體設計

第二階段是總體設計?？傮w設計階段的主要任務是：認真分析市場的需求，確定設計對象以及設計目標。在原先第一階段給出的項目任務書的基礎上，進一步充實芯片的功能確定，內外部性能的要求，芯片驗收的參數指標。同時要積極組織各方面的人員論證各種實現可行的系統(tǒng)實現方案，選擇最佳的實現方案，敲定最終的系統(tǒng)實現方案，以及加工工程，工藝水平。在系統(tǒng)實現方案完成之后，需要是使用仿真軟件進行系統(tǒng)設計，并進行仿真，進行可行性驗證。通過仿真結果，來初步估計產品的最終性能。這一階段所做的工作，最終以系統(tǒng)規(guī)范化說明書為任務完成的標準。在系統(tǒng)規(guī)范化說明書中，主要包含有晶片面積的估計；．產品研發(fā)預算估計；初始的產品系統(tǒng)結構設計；風險分析；設立產品的目標、可行性和里程碑；設計路線和開發(fā)工具的選定。其中需要指出的是進行系統(tǒng)設計以及系統(tǒng)仿真的可行性分析?？尚行苑治鍪堑诙A段最重要的一個環(huán)節(jié)，它是對該項目的利潤模型、開發(fā)周期和風險性的分析。一方面，該ASIC開發(fā)項目的最終產品是替代目前的一個成功產品，則成本降低與功能增強是項目最突出的任務。另一方面，該ASIC開發(fā)項目旨在開辟新的市場或者替代目前尚未成功的產品，研發(fā)時間將是項目中首先關心的文圖。由于項目的研發(fā)策略會對整個項目的結構設計、開發(fā)等產生巨大的影響，項目規(guī)劃者需要根據項目的具體情況在正式研發(fā)階段開始之前對項目的這些驅動因素進行歸納分析，以制定項目的研發(fā)策略。

三、詳細設計與可測性設計

數字研發(fā)流程走到此，如果前面的任務全部走完，那么研發(fā)將進入實質性的開發(fā)階段。這一個過程又拆分為如下的模塊：

（一）頂層模塊劃分

頂層設計是一個富有創(chuàng)造性的階段，在這個階段，要定義產品的頂層架構。許多經典的工程折中問題都需要在這個階段做出決定。產品的開銷、設計的開銷、產品上市時間、資源需求和風險之間的對比也是頂層結構設計過程中的一部分。這個階段中的創(chuàng)造性思維對于產品的成功有著極大的影響。創(chuàng)造性可以體現在產品的創(chuàng)意、頂層架構設計創(chuàng)意和設計流程的創(chuàng)意等方面。這個階段的工作主要由少數具有結構設計和系統(tǒng)設計才能的高級工程師參與。這一階段的具體任務是：討論幾個頂層結構備選項；分析這幾個頂層結構選項——需要考慮技術靈活性、資源需求及開發(fā)周期等；完成頂層結構設計說明；確定關鍵的模塊(如果需要，這些模塊可以盡早開始)；確定需要使用的第三方IP模塊；選擇開發(fā)組成員；確定新的工具；確定開發(fā)路線/流程；討論風險；預估硅片面積、輸入輸出引腳、開銷和功耗等。這個階段需要遞交的文檔則是這個階段需要遞交的文檔：結構設計文檔與ASIC開發(fā)計劃文檔。在結構設計文檔中，設計者需要清楚地描述電路板、軟件和ASIC的劃分。通常ASIC作為系統(tǒng)中的一個重要部分，它的功能需要在頂層結構設計說明中詳細的描述。ASIC開發(fā)計劃：這個計劃必須經過項目管理人員的驗收通過。同時，還需要完成設計線路描述文檔。這個文檔要再次定義項目開發(fā)中所需要的工具、技術和方法。

（二）模塊級詳細設計

模塊級詳細設計，顧名思義，則是將頂層結構合理地劃分成一些更小的模塊。各個小設計模塊間需認真細致的合理劃分。劃分著需要確定功能功能，模塊與模塊之間的聯系等等。為了明了給對方展示劃分結果，ASIC的層次化結構一般以圖示方式表示。

本階段的任務分別為：將頂層架構分解成更小的模塊；定義模塊的功能和接口；回顧上一階段完成的初始項目開發(fā)計劃和頂層結構設計文檔；風險進一步分析；開發(fā)規(guī)范(代碼編寫風格，開發(fā)環(huán)境的目錄結構）；檢查芯片設計規(guī)則(晶片溫度，封裝，引腳，供電等)；還需要做的工作是重新估計芯片的門數。本階段輸出的則是各個模塊的設計文檔，以及準確的項目研發(fā)計劃。同時，從該階段開始，需要設計人員將ASIC的生產商必須確定下來。項目管理者必須與ASIC生產商建立例會制度，在這些例會中需要討論ASIC的結構和設計路線。因為ASIC生產商有他們的一套生產流程和他們自己的技術特點，設計也需要遵循他們的設計規(guī)則。以免設計走不必要的彎路，耽誤設計進度。

（三）模塊實現

模塊設計階段，則是以文檔引導設計。主要任務為：模塊及設計、編碼、測試和綜合；芯片級的測試環(huán)境設計、編碼和測試；給出一個更準確的芯片面積估計。在這個階段，編碼的測試一般使用VCS或者是modelsim軟件。代碼綜合使用的綜合器包括Synopsys公司的DesignCompiler或者SynplifyPro，Candence公司的BuilderGates等。這個階段輸出所有的模塊設計、代碼和模塊織的測試；初始的模塊級綜合；最終決定的芯片引腳。

（四）系統(tǒng)仿真，綜合和版圖設計前門級仿真階段

該階段的主要任務是：撰寫系統(tǒng)測試文檔；編寫測試偽代碼；進行RTL（硬件描述語言）級與門級仿真；記錄跟蹤問題的解決過程，如可能，使用錯誤自動報告系統(tǒng)進行錯誤的反饋和修改；檢查芯片設計是否滿足設計規(guī)范；開始撰寫芯片的使用指南；自行編寫綜合腳本，進行設計綜合(這個時候就需要掌握TCL腳本的簡單寫法)；依據芯片特性，大致畫出芯片內模塊擺放的方法成功地完成第這個階段輸出的條目如下：驗收過的系統(tǒng)仿真；所有的RTL級仿真和門級仿真完成及測試報告；綜合后的網表。

四、時序驗證和版圖設計

ASIC設計的第四部分是時序驗證和版圖設計。這個階段是通過時序分析來指導版圖設計。主要的流程如圖1所示。

這個階段需要多次進行預布局布線，從整個電路中提取出所有時序路徑并計算信號沿在路徑上的延遲傳播，進而找出違背時序約束的錯誤(主要是SetupTime和HoldTime)，這些信息添加進入下一輪布局布線方案，盡最大可能的合理布局布線，通過一次次的仿真確定最終的版圖信息，并將最終版布局布線之后的版圖進行后仿真。這些工作進行完畢以后需要輸出物理設計與設計驗證兩個文檔。物理設計(PhysicalDesign)是VLSI設計中最消耗時間的一步.他的工作是將電路設計中的每一個元器件（包括電阻、電容、晶體管、電感等）以及這些元器件之間的連線轉換成集成電路制造所需要的版圖信。而在版圖設

計完成以后，非常重要的一步工作是版圖驗證。版圖驗證主要包括有設計規(guī)則檢查(DRC)，版圖的電路提取(NE)，電學規(guī)則檢查(ERC)和寄生參數提取(PE)。對版圖進行布局與布線不僅不要豐富的專業(yè)知識，同時更需要很多模擬電子以及布線的經驗。布局布線使用的工具一般為SocEncounter。SOCEncounter采用層次化設計功能將芯片分割成多個小塊，以便單獨進行設計，再重新進行組裝。SOCEncounter首先讀入RTL或門級網表，并快速構建可準確代表最終芯片（包括時序、布線、芯片大小，功耗和信號完整性）的芯片“虛擬原型”。通過使用物理虛擬原型功能，設計師可以快速驗證物理可行性并在邏輯上進行必要更改。在布局布線的時候，需要首先指定IO，電源和地的布置，制定平面布置、插入時鐘樹等工作之后，才可以進行開始使用工具進行自動的布局布線。最后得到的布局布線的結果仍然需要手工調整，才可以得到合理的設計版圖。

五、流片與整理階段

數字集成電路設計的最后階段為流片與整理階段。在完成版圖設計之后的仿真和綜合之后，網表被送去生產。生產簽字文檔將作為設計者和生產廠商之間的ASIC生產簽字的根據。這個文檔清楚地描述了網表的版本號、ASIC生產商所需要的測試向量、質量意向和商業(yè)上的問題等。簽字之前，ASIC生產廠商需要仔細檢查設計者提供的網表文件、版圖設計結果和測試向量。通常ASIC生產廠商要求測試向量在簽字之前是經過仿真的，這是一個比較長的過程。在樣片返回設計公司以后，仍然需要測試芯片；用錯誤報告數據庫跟蹤測試中出現的錯誤；分析失敗的測試例；對ASIC中出現的錯誤進行定位；針對ASIC中出現的錯誤，確定在網表中的改動；評估芯片的工作電壓范圍和溫度范圍(環(huán)境測試)；進行與其他已有產品的互通性測試。確保生產的集成電路達到最初規(guī)定的性能與設計指標。

綜上所述，由于底層工藝技術的不斷變化，以及新工具廠商的出現，ASIC設計流程會出現一些流程上的調整，這個流程也不是一層不變。本論文所講述的是現在各個IC設計公司通用的設計流程。

參考文獻：

[1]我國數字頻率合成芯片獲突破性進展. /news_show.asp.

第4篇：集成電路版圖設計范文

關鍵詞 模擬集成電路 CAD 教學改革

中圖分類號：G64 文獻標識碼：A 文章編號：1002—7661（2012）21—0006—01

在當今信息時代，微電子學的應用已經滲透到國民經濟的各個領域。集成電路（ Integrated Circuit， IC）作為微電子技術的核心，是整個信息產業(yè)和信息社會最根本的技術基礎。發(fā)展IC產業(yè)對提高技術的創(chuàng)新基礎和競爭能力具有非常重要的作用，對國民經濟發(fā)展、國防建設和人民文化生活等各方面都發(fā)揮著巨大的作用，也是一個國家參與國際化政治、經濟競爭的戰(zhàn)略產業(yè)。模擬集成電路是現實世界和數字化系統(tǒng)之間的橋梁，是現代信息化系統(tǒng)的關鍵技術之一。發(fā)展電子信息化，必須發(fā)展模擬IC技術。為了提高我國模擬IC電路的水平，不但要在產業(yè)化方面做出巨大的努力，還需培養(yǎng)出更多的高質量人才。事實上，模擬集成電路設計是一個實踐性較強、實踐內容多的微電子學專業(yè)的專業(yè)方向，因而在教學課程設置時不僅要努力加強理論教學，還需加強實踐教學，提高學生的實踐動手能力。《模擬集成電路CAD》課程作為模擬集成電路設計方向的核心基礎課程，其教學的好壞關系到學生在模擬集成電路設計方面的發(fā)展前景。在此背景下，根據重慶郵電大學光電工程學院微電子學專業(yè)的實際情況，結合筆者多年集成電路實際工程經驗以及多年教學實踐，擬從以下幾個方面對《模擬集成電路CAD》課程的教學改革進行探索。

一、理論教學，以培養(yǎng)學生分析設計能力為目標

《模擬集成電路CAD》是模擬集成電路設計方向的一門核心基礎課，與其他電路基礎課一樣，具有承上啟下的作用。而模擬集成電路具有概念細節(jié)多、理論較抽象、工程特征突出、電路結構多樣等特點，在學習中學生普遍反映較難學習。在設置授課內容時，不僅要夯實專業(yè)基礎和培養(yǎng)學生的分析與設計能力，還要盡量避免與《模擬CMOS集成電路》等課程的知識重復的問題。

根據教學大綱以及課程內容設置原則，《模擬集成電路CAD》理論教學定為32學時，并將講授內容分為以下幾部分：第一部分，MOS仿真模型及CMOS模擬集成電路CAD；第二部分，單元電路設計、仿真及分析；第三部分，偏置電路設計、仿真及分析；第四部，跨導放大器設計。在授課過程中，以簡單CMOS模擬集成電路基本單元分析為主，復雜CMOS模擬集成電路分析為輔；以分析能力培養(yǎng)為主，設計能力培養(yǎng)為輔；激勵學生CMOS模擬集成電路設計的興趣。

二、實驗教學，以培養(yǎng)學生實踐動手能力為目標

實驗教學的目的在于培養(yǎng)學生建立起CMOS模擬集成電路設計流程的概念、熟練掌握各個環(huán)境的工具使用，能解決模擬集成電路設計仿真過程出現的問題，促使理論知識的理解和深化，因而設置合理的實驗體系具有重要意義。同時，Cadence、Synopsys、Mentor等最主流集成電路設計工具廠商提供的EDA工具是目前集成電路設計公司最廣泛使用的工具。為了使學生在畢業(yè)后能很快適應崗位、能盡快進入角色，有必要使學生學習使用這類先進的EDA工具，從而真正幫助學生掌握CMOS模擬集成電路設計技術。根據這一原則，《模擬集成電路CAD》實驗教學定為32學時，并開設如下幾個實驗：實驗一，IC設計工具—Cadence的ADE與版圖大師等的使用；實驗二，CMOS兩級運算放大器的設計、版圖繪制與驗證；實驗三，CMOS帶隙基準參考的設計、版圖繪制與驗證。在實驗過程中，一人為一組，有利于培養(yǎng)學生的獨立思考問題、解決問題的能力。

三、改革教學方法，豐富教學手段

教學內容體系確定后，采用什么樣的教學方法與教學手段是非常重要的。采用有效的教學方法并結合先進的教學手段，不僅有利于培養(yǎng)學生獲取知識的能動性，而且有利于培養(yǎng)學生獨立發(fā)現問題、分析問題以及解決問題的能力，實現以教為中心到以學為中心的轉換，突出學生在學習過程中的主動性，從而獲得好的教學成果。

針對CMOS模擬集成電路具有概念細節(jié)多、理論較抽象、工程特征突出、電路結構多樣等特點，在（下轉第10頁）（上接第6頁）教學手段上以多媒體教學為主，傳統(tǒng)黑板板書為輔，同時在課堂上以動畫的形式展現當前CMOS模擬集成電路設計趨勢及其技術特點，從而達到提高課堂教學質量的目的。

四、考核方式的改革

考核是對學習的結果做出評估，是反映教學效果的手段。而課程開設能否達到既定的教學目標，課程的考核方式有著比較重要的作用。傳統(tǒng)的考核方式為試卷筆試與平時成績結合的方式。針對《模擬CMOS集成電路》課程特點，考核方式作如下嘗試：結合課程的專業(yè)特點，采用提交論文和現場答辯相結合的考核方式。針對課程的重點知識點，設計幾個課外小題目，讓學生通過查閱相關文獻資料，完成電路設計并撰寫小論文，從而增強學生獨立思考與實踐動手能力。在每個題目完成后，教師要求學生在提交論文時做好答辯ppt，并利用專門時間進行5分鐘左右的答辯，并接受教師和同學的提問。這樣可以引導學生更加重視實踐性環(huán)節(jié)，強化技能水平的提高。

教學過程是一個不斷探索、總結與創(chuàng)新的過程。要實現《模擬集成電路CAD》這門課的全面深入的改革，還有待與同仁一道共同努力。在今后的教學實踐中，筆者將加強與同行交流學習，進一步完善教學內容、教學實踐、教學方法、教學手段以及考核方式等，以期改善教學效果。

參考文獻：

[1]徐世六.軍用微電子技術發(fā)展戰(zhàn)略思考[J].微電子學，2004，34（1）：l—6.

第5篇：集成電路版圖設計范文

“集成電路版圖設計”、“微電子工藝及管理”、“半導體設備維護”為微電子技術專業(yè)學生培養(yǎng)的核心工作崗位.在省實訓基地的建設中，建立了IC版圖設計實驗室、微電子材料及器件工藝實驗室和IC封裝測試實驗室.依托省實訓基地，瞄準本專業(yè)的核心工作崗位需求，進行本專業(yè)的新技術、新工藝、新材料等實訓，使學生在校期間掌握本行業(yè)的先進技術，提升就業(yè)競爭力.在微電子工藝的教學中，改變原來學生只能通過教師解說、觀看錄像等了解相關工藝過程，沒有機會親自動手的狀況，采用理實一體化的教學模式；在IC版圖設計、IC封裝測試的教學中，進行大力教學改革，以項目或任務驅動，面向工作過程，實現融知識、技能與職業(yè)素質于一體的人才培養(yǎng)[4].

2校內外實訓基地相融合，推進教學改革

微電子涉及的實訓設備昂貴，學校由于本身經費的限制，只能建立非常有限的微電子實驗環(huán)境，其它的要依靠校企合作方式來解決.為發(fā)揮企業(yè)的優(yōu)勢，與蘇州中科集成電路設計中心進行緊密合作.蘇州中科集成電路設計中心是中國科學院和蘇州市政府聯合創(chuàng)辦的大型院地合作項目，是蘇州市集成電路公共實訓基地.雙方合作的主要內容有：中科積極參與學校微電子專業(yè)人才培養(yǎng)方案的建設，在教材及教學內容上互相學習，相互滲透，該專業(yè)基于項目教學法的“IC版圖設計”課程就是雙方合作開發(fā)的結果，中科每年都免費接受該專業(yè)學生到中科進行為期2-3天的參觀、實習、設計體驗等活動，每年都派工程師到學校給學生進行行業(yè)發(fā)展及職業(yè)規(guī)劃的輔導，該專業(yè)每年推薦優(yōu)秀的學生，由學生自愿參加中科組織的有關“集成電路版圖設計”和“集成電路測試”方面的高技能培訓，并由學校與中科共同擇優(yōu)推薦學生就業(yè).校企深度合作，校內外實訓基地相融合的培養(yǎng)方式，使學生參與到企業(yè)的實際工作中，按企業(yè)員工的要求進行實戰(zhàn)訓練，提高學生的責任感、團隊意識和實際技能，也降低了學生的就業(yè)成本.

3工學結合，提高人才培養(yǎng)質量

國家在“十二五”高等職業(yè)教育發(fā)展規(guī)劃中明確提出：繼續(xù)推行任務驅動、項目導向、訂單培養(yǎng)、工學交替等教學做一體的教學模式改革.頂崗實習是讓學生對社會和專業(yè)加深了解的有效方法和途徑.在學校的大力支持下，先后與蘇州中科集成電路設計中心、信音電子(蘇州)有限公司、秉亮科技(蘇州)有限公司、旺宏微電子(蘇州)有限公司等公司建立了緊密的合作關系，成為本專業(yè)的校外實訓基地.2009級微電子專業(yè)三個班的同學2011暑期在信音電子(蘇州)有限公司進行了為期三個月的頂崗實習，這也是學校第一次一個年級的全專業(yè)學生到企業(yè)去.這是一次難得的了解企業(yè)的機會，鍛煉了學生各方面的能力，特別是毅力和個人意志品質及團隊合作精神.學生到企業(yè)頂崗實訓，雖然很辛苦，但加深了對社會和企業(yè)的了解，掙了自己所需的學費，學生感到特別自豪，也體會到父母掙錢給自己讀書的艱辛，深刻體會到以后努力學習、提高自己謀生手段的重要性.本專業(yè)探索出既增強學生的就業(yè)競爭力，又降低企業(yè)的用人成本的人才培養(yǎng)模式，實現企業(yè)、學校、學生、家庭等多方共贏.

4構建雙師結構教學團隊

實施“請進來，走出去”的培養(yǎng)方式，向校外實訓基地蘇州中科集成電路設計中心、蘇州瑋琪生物科技有限公司、無錫華潤矽科微電子有限公司等先后派出5名教師以項目合作的方式到企業(yè)短期工作，深入企業(yè)一線親身了解最新技術、體驗工程環(huán)境，促進雙師型教師隊伍的建設.另外，也把企業(yè)項目帶進來，目前本專業(yè)教研室的教師們承擔了來自校外實訓基地的3項研發(fā)項目.與此同時，實訓基地先進的儀器設備，也為教師開展科研創(chuàng)造了條件，提升了教師的科研水平，為指導學生實訓打下基礎[5].

5結語

第6篇：集成電路版圖設計范文

關鍵詞：集成電路設計；應用型人才；課程改革

中圖分類號：G642.0 文獻標志碼：A 文章編號：1674-9324（2016）14-0059-02

一、引言

在過去的20多年來，中國教育實現兩大歷史性跨越。第一是實現了基本普及義務教育，基本掃除青壯年文盲的目標；第二是中國高等教育開始邁入大眾化階段，高教毛入學率達到17%。據《2012年中國大學生就業(yè)報告》顯示[1]，在2011年畢業(yè)的大學生中，有近57萬人處于失業(yè)狀態(tài)，10多萬人選擇“啃老”；即使工作一年的人，對工作的滿意率也只有47%。2012年，全國普通高校畢業(yè)生規(guī)模達到680萬人，畢業(yè)人數再創(chuàng)新高，大學生將面臨越來越沉重的就業(yè)壓力。面對這樣的困境，國家相關部分提出了一系列的舉措，其中對本科畢業(yè)生的培養(yǎng)目標逐漸向應用型人才轉變[2-4]。集成電路作為信息產業(yè)的基礎和核心，是國民經濟和社會發(fā)展的戰(zhàn)略性產業(yè)，已成為當前國際競爭的焦點和衡量一個國家或地區(qū)現代化程度以及綜合國力的重要標志。本文將在對集成電路設計專業(yè)特點分析的基礎上，以北京信息科技大學集成電路設計專業(yè)課程設置為例，介紹面向應用型人才培養(yǎng)目標地集成電路設計本科課程現階段存在的問題并給出相關可行的改革方案。

二、集成電路設計專業(yè)特點

進入本世紀后，我國的集成電路發(fā)展迅速，集成電路設計需求劇增。為了適應社會發(fā)展的需要，國家開始加大推廣集成電路設計相關課程的本科教學工作[5]。經過十年多的發(fā)展，集成電路設計專業(yè)特色也越來越明顯。

首先，集成電路設計專業(yè)對學生的專業(yè)基礎知識要求高。隨著工藝的不斷進步，集成電路芯片的尺寸不斷下降，芯片功能不斷增強，功耗越來越低，速度越來越快。但隨著器件尺寸的不斷下降，組成芯片的最基本單元――“器件”的高階特性對電路性能的影響越來越大。除了器件基礎，電路設計人員同時還需要了解后端電路設計相關的版圖、工藝、封裝、測試等相關基礎知識，而這些流程環(huán)環(huán)相扣，任何一個環(huán)節(jié)出現問題，很難想象芯片能正常工作[6]。因此，對于一個合格的電路設計人員，深厚的專業(yè)基礎知識是必不可少的。

其次，集成電路設計專業(yè)需要學生對各種電子設計自動化工具熟悉，實踐能力強。隨著電子設計自動化工具的不斷發(fā)展，在電路設計的每一個階段，電路設計人員可以通過計算機完成電路設計的部分或全部的相關內容。另一方面，電子設計自動化工具的相關比較多，即使是同一家公司的同一種軟件的更新速度相當快，集成電路設計工具種類繁多，而且沒有統(tǒng)一的標準這對集成電路設計教學增加了很大的難度。

再次，集成電路設計專業(yè)的相關教學工作量大。正如前面所介紹，要完成一個電路芯片的設計，需要電路設計人員需要了解從器件基礎到電路搭建、電路仿真調試、版圖、工藝、封裝、測試等相關知識，同時還要通過實驗熟悉各種電子設計自動化工具的使用。所有相關內容對集成電路設計專業(yè)的教學內容提出了更多的要求，但從現有的情況看，相關專業(yè)的課時數目難以改變，所以在有限的課時內如何合理分配教學內容是集成電路設計專業(yè)教師重要的工作。

最后，集成電路設計專業(yè)對配套的軟、硬件平臺要求高，投入資金成本高。從現有的情況看，國際上有4大集成電路設計EDA公司，還有很多中、小型EDA公司。每個公司的產品各不相同，即使針對相同的電路芯片，設計自動化工具也各不相同。在硬件方面，軟件的安裝通常在高性能的服務器上，因此，硬件方面的成本也很高。軟硬件方面的成本嚴重地阻礙了國內很多高等院校的集成電路設計專業(yè)發(fā)展。

三、集成電路設計專業(yè)課程設置及存在的問題

在集成電路設計專業(yè)課程設置方面，不同的學校的課程設置各不相同。但總的來說可以分為三類：基礎課、專業(yè)課和選修課。在三類課程的設置方面，每個學校的定義各不相同，主要是根據本校集成電路設計專業(yè)的側重點不同而有所區(qū)別。從國內幾大相關院校的課程設置看，基礎課主要包括：《固體物理》、《半導體物理》、《晶體管原理》、《模擬電子技術》、《數字電子技術》等；專業(yè)課主要包括：《模擬集成電路設計》、《數字集成電路設計》、《信號處理》、《高頻電路》等；選修課主要包括：《集成電路EDA》、《集成電路芯片測試》、《集成電路版圖設計》、《集成電路封裝》等。

從現有的課程設置可以看到，針對國家應用型人才培養(yǎng)目標，現有的課程設置還存在很多問題，具體地說：

首先，課程設置偏于理論課程，實踐內容缺乏，不符合應用型人才的培養(yǎng)目標要求。從上面的課程設置情況可以看到，各大高校在課程安排方面都側重于理論教學，缺乏實踐內容。比如：《模擬集成電路設計》課程總學時為48，實驗學時為8，遠遠低于實際需求，難以在短短8學時內完成模擬集成電路設計相關實踐活動。雖然集成電路設計專業(yè)對于專業(yè)基礎知識要求寬廣，但并不深厚，因此，浪費太多時間在每個設計流程相關的理論知識的闡述是不合適的，也不符合我國大學生的現狀。

其次，實踐活動不能與集成電路設計業(yè)界實際需要相結合，實踐內容沒有可行性。從目前各大高等院校的課程內容方面調研結果表明，對于本科教學情況，90%以上的實踐內容都是教師根據理論教學內容設置一些簡單可行的小電路，學生按照實驗指導書的內容按相關步驟操作即可完成整個實驗過程。實驗內容簡單、重復，與集成電路設計業(yè)界實際需要完全不相關，這對學生以后的就業(yè)、擇業(yè)意義不大。

最后，沒有突現學校的專業(yè)特色，不適于當今社會集成電路設計業(yè)界對本科畢業(yè)生的要求。但在競爭激烈的電子信息產業(yè)界，如果想要畢業(yè)生擇業(yè)或者就業(yè)時有更強的競爭力，各大高校需要有自己的專業(yè)特色，但現在各個高校的現狀仍然是“全面發(fā)展，沒有特色”。這對于地方高校的集成電路設計專業(yè)畢業(yè)生是一個劣勢。

四、面向應用型人才培養(yǎng)目標的課程改革

針對上面闡述的相關問題，本文給出了面向應用型人才培養(yǎng)目標的集成電路設計專業(yè)課程改革的幾點方案，具體地說：

首先，削減理論課的課時，加大實驗內容比例。理論課時遠遠高于實踐課時是當今大學生教育的一個重要弊端，這也直接導致了大學生動手能力差、實踐活動參與度低、分工合作意識薄弱。而在不增加授課學時的前提下要改變這一現象，唯一的方法就是改變授課內容，適當削減理論課的課時，加大實驗內容的比例。這樣既能滿足國家對于本科畢業(yè)生應用型人才的培養(yǎng)目標，也符合創(chuàng)新型本科生的特點。

其次，積極推進“校企聯合辦學”，讓學生更早接觸業(yè)界發(fā)展，指導擇業(yè)、就業(yè)。正如前面介紹，現在各大高等院校的教學內容理論性太強，學生在大學四年學習到的相關知識與實際應用相脫離。這也造成很大一部分本科畢業(yè)生在入職后的第一年難以進入工作狀態(tài)，工作效率差，影響后面學生的就業(yè)、擇業(yè)。如果能在學生在校期間，比如大學三年級或更早，推進“校企聯合辦學”，使學生更早了解到業(yè)界真正工作模式以及業(yè)界關注的重點，這對于學生后續(xù)進入工作非常有利，同時也能推進學?？蒲泄ぷ?。

最后，實現優(yōu)質教學資源的共享。這里的教學資源，除了包括授課筆記、教案、教學講義外還包括高水平教師。雖然現在高等教育研究相關機構也開設了一些青年教師課程培訓相關內容，但真正取得的成效還相對比較小。另外，針對集成電路設計專業(yè)來說，跟隨業(yè)界發(fā)展的相關知識更新較快，配套的軟硬件代價較高，如果能實現高校軟硬件教學資源的共享，尤其是高水平高校扶持低水平高校，這將更有利于提高畢業(yè)生的整體水平。

五、結論

本文詳細分析面對應用型人才培養(yǎng)目標的集成電路設計專業(yè)的特點，并在對國內相關院校集成電路設計專業(yè)調研基礎上給出集成電路設計專業(yè)的基礎課、專業(yè)課、選修課課程的內容以及教學方式情況，指出面向應用型人才培養(yǎng)目標現在課程設置方面存在的問題。同時，文章給出了在當今大學生招生人數劇增情況下，如何合理安排集成電路設計專業(yè)課程的方案從而實現應用型培養(yǎng)目標。

參考文獻：

[1]王興芬.面向應用型人才培養(yǎng)的實踐教學內涵建設及其管理機制改革[J].實驗技術與管理，2012，（29）：117-119.

[2]殷樹娟，齊臣杰.集成電路設計的本科教學現狀及探索[J].中國電力教育，2012，（4）：64-66.

[3]侯燕芝，王軍，等.實驗教學過程規(guī)范化管理的研究與實踐[J].實驗室研究與探索，2012，（10）：124-126.

[4]張宏勛，和蔭林，等.高校實驗室教學文化變革的阻力及其化解[J].實驗室研究與探索，2012，（10）：162-165.

第7篇：集成電路版圖設計范文

關鍵詞應用型人才IC設計需求分析

隨著我國IC產業(yè)的迅速發(fā)展，相應人才的需求量也日益增加。根據上海半導體和IC研討會公布的數據，08年中國IC產業(yè)對設計工程師的需求將達到25萬人，但目前國內人才數量短缺這個數字不止幾十倍。例如我們熟知的威盛雖然號稱IC設計人才大戶，但相對于其在內地業(yè)務發(fā)展的需要還是捉襟見肘，其關聯企業(yè)每年至少需要吸納數百名IC設計人才，而目前培養(yǎng)規(guī)模無法滿足。而在人才的需求中，應用型IC設計人才更加受到歡迎。

一、IC設計人才短缺

2008年，全國集成電路（IC）人才需求將達到25萬人，按照目前IC人才的培養(yǎng)速度，今后10年，IC人才仍然還有20多萬人的缺口。這是08年4月21日在沈陽師范大學軟件學院舉行的國家信息技術緊缺人才培養(yǎng)工程——CSIP-AMD集成電路專項培訓開班儀式上了解到的。同樣有數據表明，近日，從清華大學、電子科技大學、北京航空航天大學了解到，目前全國高校設有微電子專業(yè)總共只有10余個，每年從IC卡設計和微電子專業(yè)畢業(yè)的碩士生也只有二三百人。在國內大約僅有不足4000名設計師，而2008年，IC產業(yè)對IC設計工程師的需求量達到25萬－30萬人。有專家預測，到2008年底僅北京市IC及微電子產業(yè)就將超過2000億元人民幣，而到了2010年我國可能需要30萬名IC卡設計師[1]。未來我國IC卡設計人才需求巨大。目前中國每年從IC設計和微電子專業(yè)畢業(yè)的高學歷的碩士生只有數百人。中國現有400多所高校設置了計算機系，新近又特批了51所商業(yè)化運做的軟件學院。但這些軟件學院和計算機系培養(yǎng)的是程序員。中國目前只有十來所大學能夠培養(yǎng)IC設計專業(yè)的學生。因此IC設計專業(yè)人才處于極其供不應求的狀態(tài)。可以這樣說，這是因為我國很大程度上是沒有足夠的IC設計人才。

專家指出，我國IC設計人員不足的一個重要的原因是IC設計是新興學科，國內在此之前很少有大專院校開設IC設計專業(yè)，現在從事IC設計專業(yè)的人才，大部分是微電子、半導體或計算機、自動控制等相鄰領域的理工專業(yè)畢業(yè)生，但是和實際的IC工作比起來，還是有差距，學校并不了解企業(yè)需要的是什么樣的人才。所以，許多IC設計企業(yè)只能經常從應屆畢業(yè)生中直接招聘人才再進行培訓。此外，IC設計的實驗環(huán)境要求，恐怕所有的高校都沒有能力搭建。據了解，建一個供30人使用的IC實驗室，光是購買硬件設備就需要15萬美元。

最新研究指出：到2010年中國半導體市場將占世界總需求量的6％，位居全球第四。未來幾年內中國芯片生產有望每年以42％的速度遞增，這大大高于全球10％的平均增長速度。僅就IC卡一項來看，我國IC卡設計前景廣闊。身份證IC卡的正式應用，將是十億計的數量，百億計的銷售額，此外讀卡機及其系統(tǒng)將有成倍的產值。半導體理事長俞忠鈺說，2002年全國的IC設計單位已達到了240家，根據北京市發(fā)展微電子產業(yè)的建設規(guī)劃，到2010年，北京市要逐步建成20條左右大規(guī)模高水平的芯片生產線，200家高水平的IC卡專業(yè)設計公司。據預測，北京市IC產業(yè)將超過2000億元。巨大的商機也同時帶來了市場對IC卡設計人才的巨大需求。

二、應用型IC設計技術人才需求日切

IC產業(yè)飛速發(fā)展，現在的焦點已經移到了IT產業(yè)的核心技術IC設計上。據北京半導體協(xié)會負責人董秀琴表示，IC卡設計工程師在軟件行業(yè)是現在公認的高收入階層。目前我國IC卡人才缺口巨大，在我國的高等教育里，這一塊發(fā)展十分緩慢。按照中國現在的市場行情，一個剛畢業(yè)、沒有任何工作經驗的IC設計工程師的年薪最少也要在8萬元左右。為什么會出現這樣的情況呢？董秀琴講，這是因為一方面是現有IC設計人才的嚴重缺乏；另一方面是國內外市場對IC卡設計人才尤其是合格的IC設計師的大量需求。

由此我們可以看出，對于應用型的設計人員來講，是備受集成電路行業(yè)歡迎的。例如常見的EDA公司、IC設計服務公司、IC設計公司和IDM或Fundry4種類型的公司需要那些IC設計人才呢？他們需要的是熟悉IC設計的技術支持工程師,涵蓋IC設計的所有方面,通常包括:系統(tǒng)設計、算法設計、數字IC前端邏輯設計與驗證、FPGA設計、版圖設計、數字IC后端物理設計、數字后端驗證、庫開發(fā)，甚至還有EDA軟件的開發(fā)與測試,嵌入式軟件開發(fā)等，其中對IC物理設計工程師的需求量會多一些[2]。

目前，需求量最大、人才缺口最大的主要有模擬設計工程師、數字設計工程師和版圖設計工程師三類。另外，設計環(huán)節(jié)還需要工藝接口工程師、應用工程師、驗證工程師等。IC版圖設計師的主要職責是通過EDA設計工具，進行集成電路后端的版圖設計和驗證，最終產生送交供集成電路制造用的GDSII數據。版圖設計師通常需要與數字設計工程師和模擬設計工程師隨時溝通和合作才能完成工作。一個優(yōu)秀的版圖設計師，即要有電路的設計和理解能力，也要具備過硬的工藝知識。模擬設計工程師作為設計環(huán)節(jié)的關鍵人物，模擬設計工程師的工作是完成芯片的電路設計。由于各個設計企業(yè)所采用的設計平臺有所不同，不同材料、產品對電路設計的要求也千差萬別，模擬設計工程師最核心的技能是必須具備企業(yè)所需的電路設計知識和經驗，并有豐富的模擬電路理論知識。同時還需指導版圖設計工程師實現模擬電路的版圖設計。

由此我們可以看出，在IC人才的需求中，應用型IC設計人才的需求更大，而且他們也是推動集成電路產業(yè)迅速發(fā)展的生力軍。

三、以社會需求為導向，培養(yǎng)應用型IC設計人才

國家對IC卡設計人才培養(yǎng)也很重視。據北京半導體協(xié)會卓洪俊部長說，到2010年，全國IC產量要達到500億塊，銷售額達到2000億元左右，將近占世界市場份額的5％，滿足國內市場50％的需求。同時，國務院頒布《鼓勵軟件產業(yè)和集成電路產業(yè)發(fā)展的若干政策》的18號文件，支持和鼓勵軟件和IC產業(yè)加速發(fā)展，加快IC設計人才培養(yǎng)。

IC人才需求問題的解決首先還是從高校開始，2001年，清華大學微電子研究所開設了“集成電路設計與制造技術專業(yè)”第二學士學位班，2001年的IC專業(yè)二學位班已經有64名學員在讀。清華大學還分別與宏力半導體、有研硅、首鋼合作培養(yǎng)IC人才。2002年，成都電子科大也開始招收“微電子技術專業(yè)”的二學位學員，同時擴招微電子專業(yè)的本科生。為了更好地實施學校加速IC人才培養(yǎng)的戰(zhàn)略，電子科大還成立了微電子與固體電子學院，并建立了面積為1500平米的IC設計中心。同濟大學開始實施IC人才培養(yǎng)規(guī)劃，提出了“研究生、本科生、高職生”的多層次培養(yǎng)體系。

作為人才培養(yǎng)的搖籃，高校在這一方面應進一步加快改革，制定可行的、新的人才培養(yǎng)計劃，以社會需求為導向，加強教學、實驗和實訓投入，多渠道、多方式地進行應用型IC設計人才的培養(yǎng)。

參考文獻

第8篇：集成電路版圖設計范文

――首鋼NEC參觀感受

2007年7月4日，今天早上九點我們微電子04級全體同學在首鋼NEC門口集合，在姜老師和鞠老師的帶領下跟隨首鋼NEC工作人員開始了我們的參觀實習。雖然天氣炎熱，但是同學們秩序井然，而且大家參觀的熱情高漲，充滿了興奮與好奇。

在工作人員的陪同下，我們來到了首鋼NEC的小禮堂，進行了簡單的歡迎儀式后，由工作人員向我們講解了集成電路半導體材料、半導體集成電路制造工藝、集成電路設計、集成電路技術與應用前景和首鋼NEC有限公司概況，其中先后具體介紹了器件的發(fā)展史、集成電路的發(fā)展史、半導體行業(yè)的特點、工藝流程、設計流程，以及SGNEC的定位與相關生產規(guī)模等情況。

IC產業(yè)是基礎產業(yè)，是其他高技術產業(yè)的基礎，具有核心的作用，而且應用廣泛，同時它也是高投入、高風險，高產出、規(guī)?；哂袘?zhàn)略性地位的高科技產業(yè)，越來越重視高度分工與共贏協(xié)作的精神。近些年來，IC產業(yè)遵從摩爾定律高速發(fā)展，越來越多的國家都在鼓勵和扶持集成電路產業(yè)的發(fā)展，在這種背景下，首鋼總公司和NEC電子株式會社于1991年12月31日合資興建了首鋼日電電子有限公司（SGNEC），從事大規(guī)模和超大規(guī)模集成電路的設計、開發(fā)、生產、銷售的半導體企業(yè)，致力于半導體集成電路制造（包括完整的生產線――晶圓制造和IC封裝）和銷售的生產廠商，是首鋼新技術產業(yè)的支柱產業(yè)。公司總投資580.5億日元，注冊資金207.5億日元，首鋼總公司和NEC電子株式會社分別擁有49.7％和50.3％的股份。目前，SGNEC的擴散生產線工藝技術水平是6英寸、0.35um，生產能力為月投135000片，組裝線生產能力為年產8000萬塊集成電路，其主要產品有線性電路、遙控電路、微處理器、顯示驅動電路、通用LIC等，廣泛應用于計算機、程控和家電等相關領域，同時可接受客戶的Foundry產品委托加工業(yè)務。公司以“協(xié)力·敬業(yè)·創(chuàng)新·領先，振興中國集成電路產業(yè)”為宗旨，以一貫生產、服務客戶為特色，是我國集成電路產業(yè)中生產體系最完整、技術水平最先進、生產規(guī)模最大的企業(yè)之一，也是我國半導體產業(yè)的標志性企業(yè)之一。

通過工作人員的詳細講解，我們一方面回顧了集成電路相關的基礎理論知識，同時也對首鋼日電的生產規(guī)模、企業(yè)文化有了一個全面而深入的了解和認識。隨后我們在工作人員的陪同下第一次親身參觀了SGNEC的后序工藝生產車間，以往只是在上課期間通過視頻觀看了集成電路的生產過程，這次的實踐參觀使我們心中的興奮溢于言表。

由于IC的集成度和性能的要求越來越高，生產工藝對生產環(huán)境的要求也越來越高，大規(guī)模和超大規(guī)模集成電路生產中的前后各道工序對生產環(huán)境要求更加苛刻，其溫度、濕度、空氣潔凈度、氣壓、靜電防護各種情況均有嚴格的控制。

為了減少塵土顆粒被帶入車間，在正式踏入后序工藝生產車間前，我們都穿上了專門的鞋套膠袋。透過走道窗戶首先映入眼簾的是干凈的廠房和身著“兔子服”的工人，在密閉的工作間，大多數IC后序工藝的生產都是靠機械手完成，工作人員只是起到輔助操作和監(jiān)控的作用。每間工作間門口都有嚴格的凈化和除靜電設施，防止把污染源帶入生產線，以及靜電對器件的瞬間擊穿，保證產品的質量、性能，提高器件產品成品率。接著，我們看到了封裝生產線，主要是樹脂材料的封裝。環(huán)氧樹脂的包裹，一方面起到防塵、防潮、防光線直射的作用，另一方面使芯片抗機械碰撞能力增強，同時封裝把內部引線引出到外部管腳，便于連接和應用。

在SGNEC后序工藝生產車間，給我印象最深的是一張引人注目的的海報“一目了然”，通過向工作人員的詢問，我們才明白其中的奧秘：在集成電路版圖的設計中，最忌諱的是“一目了然”版圖的出現，一方面是為了保護自己產品的專利不被模仿和抄襲；另一方面，由于集成電路是高新技術產業(yè)，毫無意義的模仿和抄襲只會限制集成電路的發(fā)展，只有以創(chuàng)新的理念融入到研發(fā)的產品中，才能促進集成電路快速健康發(fā)展。

在整個參觀過程中，我們都能看到整潔干凈的車間、纖塵不染的設備、認真負責的工人，自始至終都能感受到企業(yè)的特色文化，細致嚴謹的工作氣氛、一絲不茍的工作態(tài)度、科學認真的工作作風。不可否認，我們大家都應該向他們學習，用他們的工作的態(tài)度與作風于我們專業(yè)基礎知識的學習中，使我們能夠適應目前集成電路人才的需求。

這次參觀，由于集成電路生產自身的限制，我們只能通過遠距離的參觀，不能進一步向技術工人請教和學習而感到遺憾，總的來說，這次活動十分圓滿。

第9篇：集成電路版圖設計范文

EDA是電子設計自動化(ElectronicDesignAutomation)的縮寫,EDA技術作為現代電子技術的核心，它依賴功能強大的計算機，在EDA工具軟件上，對以硬件描述語言HDL（HardwareDescriptionLanguage）為系統(tǒng)邏輯描述手段完成的設計文件，自動完成邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合、結構綜合（布局布線），以邏輯優(yōu)化和仿真測試，直至實現既定的電子線路系統(tǒng)功能。EDA技術在硬件實現方面融合了大規(guī)模集成電路制造技術、IC版圖設計技術、ASIC測試和封裝技術、FPGA/CPLD編程下載技術。自動測試技術等，在計算機輔助工程方面融合了計算機輔助設計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）、計算機輔助工程（CAE）技術以及多種計算機語言的設計概念。EDA技術為現代電子理論和設計的表達與實現提供了可能性。

2.EDA技術的發(fā)展過程

EDA技術的發(fā)展過程反映了近代電子產品設計技術的一段歷史進程,就過去幾十年電子技術的發(fā)展歷程，大致可以將EDA技術的發(fā)展分為三個階段。（1）初級階段:早期階段即是CAD(ComputerAssistDesign)階段,大致在20世紀70年代,當時中小規(guī)模集成電路已經出現,傳統(tǒng)的手工制圖設計印刷電路板和集成電路的方法效率低、花費大、制造周期長。人們開始借助于計算機完成印制電路板一PCB設計,將產品設計過程中高重復性的繁雜勞動如布圖布線工作用二維平面圖形編輯與分析的CAD工具代替,主要功能是交互圖形編輯,設計規(guī)則檢查,解決晶體管級版圖設計、PCB布局布線、門級電路模擬和測試。（2）發(fā)展階段:20世紀80年代是EDA技術的發(fā)展和完善階段,即進入到CAE(ComputerAssistEngineeringDesign)階段。

由于集成電路規(guī)模的逐步擴大和電子系統(tǒng)的日趨復雜,人們進一步開發(fā)設計軟件,將各個CAD工具集成為系統(tǒng),從而加強了電路功能設計和結構設計,該時期的EDA技術已經延伸到半導體芯片的設計,生產出可編程半導體芯片。（3）成熟階段:20世紀90年代以后微電子技術突飛猛進,一個芯片上可以集成幾百萬、幾千萬乃至上億個晶體管,這給EDA技術提出了更高的要求,也促進了EDA技術的大發(fā)展。各公司相繼開發(fā)出了大規(guī)模的EDA軟件系統(tǒng),這時出現了以高級語言描述、系統(tǒng)級仿真和綜合技術為特征的EDA技術。

3.EDA技術的特點

EDA技術代表了當今電子設計技術的最新發(fā)展方向,它的基本特征是采用高級語言描述,即硬件描述語言HDL(HardwareDescriptionLanguage),就是可以描述硬件電路的功能。信號連接關系及定時關系的語言。它比電原理圖更有效地表示硬件電路的特性,同時具有系統(tǒng)仿真和綜合能力,具體歸納為以下幾點:（1）現代化EDA技術大多采用“自頂向下(Top-Down)”的設計程序,從而確保設計方案整體的合理和優(yōu)化,避免“自底向上(Bottom-up)”設計過程使局部優(yōu)化,整體結構較差的缺陷。（2）HDL給設計帶來很多優(yōu)點:①語言公開可利用;②語言描述范圍寬廣;③使設計與工藝無關;④可以系統(tǒng)編程和現場編程,使設計便于交流、保存、修改和重復使用,能夠實現在線升級。（3）自動化程度高,設計過程中隨時可以進行各級的仿真、糾錯和調試,使設計者能早期發(fā)現結構設計上的錯誤,避免設計工作的浪費,同時設計人員可以拋開一些具體細節(jié)問題,從而把主要精力集中在系統(tǒng)的開發(fā)上,保證設計的高效率、低成本,且產品開發(fā)周期短、循環(huán)快。（4）可以并行操作,現代EDA技術建立了并行工程框架結構的工作環(huán)境。從而保證和支持多人同時并行地進行電子系統(tǒng)的設計和開發(fā)。

4.EDA技術的應用

EDA技術在電子工程設計中發(fā)揮著不可替代的作用,主要表現在以下幾個方面:

4.1驗證電路設計方案的正確性

設計方案確定之后,首先采用系統(tǒng)仿真或結構模擬的方法驗證設計方案的可行性,這只要確定系統(tǒng)各個環(huán)節(jié)的傳遞函數(數學模型)便可實現。這種系統(tǒng)仿真技術可推廣應用于非電專業(yè)的系統(tǒng)設計,或某種新理論、新構思的設計方案。仿真之后對構成系統(tǒng)的各電路結構進行模擬分析,以判斷電路結構設計的正確性及性能指標的可實現性。這種量化分析方法對于提高工程設計水平和產品質量,具有重要的指導意義。

4.2電路特性的優(yōu)化設計

元器件的容差和工作環(huán)境溫度將對電路的穩(wěn)定性產生影響。傳統(tǒng)的設計方法很難對這種影響進行全面的分析,也就很難實現整體的優(yōu)化設計。EDA技術中的溫度分析和統(tǒng)計分析功能可以分析各種溫度條件下的電路特性,便于確定最佳元件參數、最佳電路結構以及適當的系統(tǒng)穩(wěn)定裕度,真正做到優(yōu)化設計

4.3實現電路特性的模擬測試

電子電路設計過程中,大量的工作是數據測試和特性分析。但是受測試手段和儀器精度所限,測試問題很多。采用EDA技術后,可以方便地實現全功能測試。