PROTEUS的九九乘法表仿真實(shí)驗(yàn)設(shè)計(jì)
前言：想要寫出一篇引人入勝的文章？我們特意為您整理了PROTEUS的九九乘法表仿真實(shí)驗(yàn)設(shè)計(jì)范文，希望能給你帶來靈感和參考，敬請閱讀。
摘要：根據(jù)九九乘法表的要求，確定了實(shí)驗(yàn)框圖，將系統(tǒng)分為脈沖單元模塊、被乘數(shù)和乘數(shù)產(chǎn)生模塊、數(shù)據(jù)選擇模塊、數(shù)據(jù)比較模塊、音響提示模塊、二進(jìn)制乘法模塊、碼制變換模塊以及譯碼顯示模塊等，并確定了每一功能模塊的實(shí)現(xiàn)電路。最后采用了proteus軟件對所設(shè)計(jì)的電路進(jìn)行了仿真，驗(yàn)證了關(guān)鍵設(shè)計(jì)結(jié)果。
關(guān)鍵詞：PROTEUS軟件；乘法表；仿真實(shí)驗(yàn)
數(shù)字電子技術(shù)是電氣信息類專業(yè)的專業(yè)技術(shù)基礎(chǔ)課，實(shí)踐性很強(qiáng)，主要包括組合電路和時(shí)序電路兩大部分內(nèi)容，常用的組合電路有加法器、編碼器、譯碼器、數(shù)據(jù)選擇器和數(shù)值比較器等，常用的時(shí)序電路有計(jì)數(shù)器、定時(shí)器和脈沖電路等。在理論課程結(jié)束后，進(jìn)行一次綜合性的電路設(shè)計(jì)訓(xùn)練能夠較好地培養(yǎng)學(xué)生運(yùn)用所學(xué)理論知識的能力[1]。九九乘法表實(shí)驗(yàn)是一項(xiàng)綜合設(shè)計(jì)性實(shí)驗(yàn)，目前能查到的文獻(xiàn)均是用FPGA、CPLD或單片機(jī)的方法來實(shí)現(xiàn)的[2-4]，本文以數(shù)字電路為基礎(chǔ)，以PROTEUS軟件為基本工具，完成了九九乘法表的設(shè)計(jì)與仿真。
1實(shí)驗(yàn)要求
九九乘法表實(shí)驗(yàn)是一個(gè)綜合性實(shí)驗(yàn)，目的是培養(yǎng)學(xué)生綜合運(yùn)用所學(xué)數(shù)字電子技術(shù)理論知識的能力，因此，實(shí)驗(yàn)內(nèi)容的設(shè)置應(yīng)盡可能涉及數(shù)字電子技術(shù)所有重要的知識點(diǎn)，基于此，本實(shí)驗(yàn)要求實(shí)現(xiàn)的功能為：（1）被乘數(shù)和乘數(shù)可由4個(gè)撥碼開關(guān)設(shè)置，手動(dòng)進(jìn)行乘法運(yùn)算并顯示；（2）可按常規(guī)的九九乘法表方式，依照一定速率自動(dòng)進(jìn)行乘法運(yùn)算并顯示；（3）被乘數(shù)、乘數(shù)和乘積在七段數(shù)字顯示器上顯示；（4）當(dāng)設(shè)置的被乘數(shù)和乘數(shù)超過9時(shí)進(jìn)行聲響提示。
2實(shí)驗(yàn)方案
根據(jù)設(shè)計(jì)要求，結(jié)合學(xué)生已掌握的數(shù)字邏輯知識，建立了如圖1所示的設(shè)計(jì)方案。脈沖單元電路產(chǎn)生1Hz的脈沖信號供被乘數(shù)和乘數(shù)產(chǎn)生電路使用；被乘數(shù)和乘數(shù)產(chǎn)生電路自動(dòng)有序地產(chǎn)生被乘數(shù)和乘數(shù)；數(shù)據(jù)選擇電路用來選擇是手動(dòng)運(yùn)算還是自動(dòng)運(yùn)算；數(shù)值比較電路檢測被乘數(shù)和乘數(shù)是否大于9，若大于9，驅(qū)動(dòng)音響提示電路發(fā)出聲音提示；二進(jìn)制乘法電路完成被乘數(shù)和乘數(shù)的乘法運(yùn)算；碼制變換電路將乘法電路輸出的二進(jìn)制數(shù)轉(zhuǎn)換為8421BCD碼；譯碼顯示電路將被乘數(shù)、乘數(shù)和乘積在七段數(shù)碼管上顯示。
3實(shí)驗(yàn)電路
3.1脈沖單元電路
脈沖單元電路用來產(chǎn)生1Hz的脈沖信號。在數(shù)字電子技術(shù)中，講解了兩種產(chǎn)生脈沖的方法，一種是用555定時(shí)器來產(chǎn)生，另一種是由集成門構(gòu)成脈沖單元電路。實(shí)驗(yàn)時(shí)可由學(xué)生任選一種方法來完成。
3.2被乘數(shù)和乘數(shù)產(chǎn)生電路
九九乘法表的特性是被乘數(shù)和乘數(shù)都從1開始，然后乘數(shù)從1到9開始變化，當(dāng)乘數(shù)由9跳回1時(shí)，被乘數(shù)加1，當(dāng)被乘數(shù)和乘數(shù)都為9時(shí)，被乘數(shù)和乘數(shù)都跳回1。在具體實(shí)現(xiàn)時(shí)，計(jì)數(shù)器可讓學(xué)生采用觸發(fā)器按時(shí)序電路設(shè)計(jì)的方法來設(shè)計(jì)完成，也可用集成計(jì)數(shù)芯片（如74160、74161、74163等）來實(shí)現(xiàn)。
3.3被乘數(shù)和乘數(shù)選擇電路
被乘數(shù)和乘數(shù)選擇電路用來選擇是手動(dòng)運(yùn)算還是自動(dòng)運(yùn)算，可用2個(gè)4位數(shù)據(jù)選擇器74157來完成。
3.4二進(jìn)制乘法電路
實(shí)現(xiàn)二進(jìn)制乘法電路有多種方案，根據(jù)學(xué)生已掌握的數(shù)字邏輯知識，有兩種方案可以選擇。一種方案是采用組合邏輯設(shè)計(jì)方法，電路事先將所有的乘積項(xiàng)全部計(jì)算出來，最后進(jìn)行加法運(yùn)算，這種方案可用于門電路和加法器（如74LS283）構(gòu)成；另一種方案是采用時(shí)序邏輯設(shè)計(jì)方法，電路將部分已得到的乘積結(jié)果右移，然后與乘積項(xiàng)相加并保存和值，反復(fù)迭代上述步驟直到計(jì)算出最終乘積，這種方案可用于移位寄存器（如74LS194）和加法器構(gòu)成。
3.5數(shù)值比較及音響提示電路
實(shí)驗(yàn)要求當(dāng)設(shè)置的被乘數(shù)和乘數(shù)超過9時(shí)進(jìn)行聲響提示，因此需一個(gè)數(shù)值比較電路。數(shù)值比較電路可用基本門電路按組合電路設(shè)計(jì)的方法來設(shè)計(jì)，也可采用中規(guī)模集成器件（7485）實(shí)現(xiàn)。仿真時(shí)注意，PROTEUS軟件中調(diào)入的報(bào)警器BUZZER默認(rèn)工作電壓是12V，若讓7485芯片的輸出直接驅(qū)動(dòng)，需設(shè)置其工作電壓，本仿真電路設(shè)為0.5V。
3.6譯碼顯示電路
PROTEUS軟件中有內(nèi)含譯碼功能的4輸入端顯示數(shù)碼管，為讓學(xué)生熟悉譯碼及顯示過程，也可采用7輸入端的數(shù)碼管進(jìn)行顯示，這時(shí)就需要譯碼電路。譯碼器可讓學(xué)生采用門電路設(shè)計(jì)完成，也可用集成譯碼芯片（如7447、7448等）來實(shí)現(xiàn)。
3.7碼制變換電路
碼制變換電路用來將8位二進(jìn)制數(shù)轉(zhuǎn)換為BCD碼，這個(gè)功能采用CPLD或單片機(jī)編程是很容易實(shí)現(xiàn)的，但考慮到學(xué)生所掌握的數(shù)字邏輯知識，要求采用硬件電路來完成。74185是一個(gè)5位二進(jìn)制—BCD代碼轉(zhuǎn)換器件，本文要求的碼制變換電路可用兩片74185來構(gòu)成，但因PROTEUS軟件中沒有74185的仿真模型，可利用所學(xué)知識自行設(shè)計(jì)一個(gè)碼制變換電路，轉(zhuǎn)換原理是：對給出的二進(jìn)制數(shù)，算出其對應(yīng)的十進(jìn)制位數(shù)，設(shè)計(jì)一個(gè)對應(yīng)位數(shù)的BCD加計(jì)數(shù)器，以給定的二進(jìn)制數(shù)為初值，做減1計(jì)數(shù)，同時(shí)BCD加法計(jì)數(shù)器做加1計(jì)數(shù)。當(dāng)二進(jìn)制計(jì)數(shù)器減到0時(shí)，停止計(jì)數(shù)，此時(shí)BCD計(jì)數(shù)器中的值就是轉(zhuǎn)換后的十進(jìn)制數(shù)。
4結(jié)語
本實(shí)驗(yàn)課題是2015年筆者所申請的一個(gè)開放實(shí)驗(yàn)項(xiàng)目，學(xué)生完成后普遍認(rèn)為受益匪淺。在具體實(shí)施時(shí)，在實(shí)驗(yàn)任務(wù)中只給出設(shè)計(jì)題目及要求，教師簡單講解組合電路和時(shí)序電路設(shè)計(jì)的基本流程、二進(jìn)制乘法器原理、碼制轉(zhuǎn)換原理以及數(shù)碼管顯示原理等相關(guān)知識，由學(xué)生自主查閱資料，確定設(shè)計(jì)方案，設(shè)計(jì)電路并進(jìn)行PROTEUS仿真，最后提交一份完整的實(shí)驗(yàn)報(bào)告。實(shí)踐證明，通過PROTEUS軟件實(shí)現(xiàn)虛擬仿真實(shí)驗(yàn)具有較強(qiáng)的直觀性，此綜合實(shí)驗(yàn)可鞏固和加深學(xué)生對數(shù)字電子技術(shù)理論知識的理解，掌握數(shù)字電路綜合設(shè)計(jì)的方法，培養(yǎng)獨(dú)立分析問題和解決問題的能力及創(chuàng)新實(shí)踐的能力。
參考文獻(xiàn)
[1]周圍,于波,韓建.基于Multisim的硬幣存錢箱仿真實(shí)驗(yàn)設(shè)計(jì)[J].實(shí)驗(yàn)科學(xué)與技術(shù),2015,13(5):3-5.
[2]傅曉程,阮秉濤,樊偉敏.基于FPGA的九九乘法表實(shí)驗(yàn)[J].實(shí)驗(yàn)科學(xué)與技術(shù),2014,12(3):68-69.
[3]邵鴻翔.九九乘法表系統(tǒng)的設(shè)計(jì)[EB/OL](2012-06-29)[2017-12-01].
[4]道客巴巴.單片機(jī)應(yīng)用——九九乘法表判斷器[EB/OL](2013-03-16)[2017-11-01].
作者:牛小玲 王軍 毛會(huì)瓊 單位:中國礦業(yè)大學(xué)信息與控制工程學(xué)院